[发明专利]用于裸片级静电放电(ESD)保护的电压可切换电介质有效
申请号: | 201280022615.3 | 申请日: | 2012-04-02 |
公开(公告)号: | CN103518261A | 公开(公告)日: | 2014-01-15 |
发明(设计)人: | 时群·顾;拉蒂博尔·罗多杰西艾西;李易明 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L23/29;H01L23/62;H01L23/525 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 裸片级 静电 放电 esd 保护 电压 切换 电介质 | ||
技术领域
本发明大体上涉及集成电路(IC)。更具体来说,本发明涉及集成电路的静电放电(ESD)保护。
背景技术
静电放电(ESD)事件是日常生活的常见部分,且一些较大放电可由人类感觉检测到。人类感觉注意不到较小的放电,因为放电强度与放电发生于其上的表面积的比率极小。
集成电路(IC)在过去的数十年以惊人的速度缩小。随着晶体管大小缩小,围绕晶体管的支撑组件通常也缩小。IC尺寸的缩小减小了晶体管的ESD容限,进而增加了集成电路对ESD应力的敏感度。
当处于第一电位的物体靠近或接触处于第二电位的物体时发生ESD事件。电荷从第一物体到第二物体的快速转移发生,使得所述两个物体处于近似相等的电位。在具有较低电荷的物体是IC时,放电尝试找到通过IC到接地的最小电阻路径。此路径经常流过互连件。此路径的未能承受与放电相关联的能量的任何部分遭受损坏。
常规上,基于二极管的ESD保护结构经建置到IC中以用于保护。这些结构是复杂的以确保高电压保护和快速响应时间。由于复杂性,IC的相当大量的区域(每一ESD保护结构的数十到数千平方微米)被ESD保护结构消耗,这原本可用于有源电路。为了满足IC中对较小的形状因数的逐渐增加的需求,应减小ESD保护电路大小。
因此,需要消耗较小IC区域的ESD保护。
发明内容
根据本发明的一方面,一种设备包含第一裸片,其具有第一端子和第二端子。所述设备还包含第一裸片上的电压可切换电介质层,其耦合到所述第一端子和所述第二端子。
在另一方面中,一种方法包含在第一裸片上在第一端子与第二端子之间沉积电压可切换电介质层。
在再一方面中,一种设备包含第一裸片,其具有第一端子和第二端子。所述设备还具有用于保护第一裸片免受第一裸片上的静电放电的装置。所述静电放电保护装置耦合到第一端子和第二端子。
这已相当广泛地概述了本发明的特征和技术优点,以便可更好地理解随后的详细描述。下文将描述本发明的额外特征和优点。所属领域的技术人员应了解,本发明可容易用作用于修改或设计其它结构以实施本发明的相同目的的基础。所属领域的技术人员还应认识到,此些等效构造不脱离如所附权利要求书中陈述的本发明的教示。据信关于其组织和操作方法方面作为本发明的特性的新颖特征连同另外目的和优点一起将在结合附图考虑时从以下描述中更好地理解。然而,应明确了解,附图中的每一者是仅为了说明和描述的目的而提供,且既定不作为对本发明的限制的界定。
附图说明
为了更完整地理解本发明,现在参考结合附图做出的以下描述。
图1是说明根据第一实施例的具有静电放电保护的示范性裸片的横截面图。
图2是说明根据第二实施例的具有静电放电保护的示范性裸片的横截面图。
图3是说明根据第一实施例的具有静电放电保护的示范性堆叠裸片的横截面图。
图4是说明根据第二实施例的具有静电放电保护的示范性堆叠裸片的横截面图。
图5是说明根据第三实施例的具有静电放电保护的示范性堆叠裸片的横截面图。
图6是展示示范性无线通信系统的框图,其中可有利地采用本发明的实施例。
图7是说明用于根据一个实施例的半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
电压可切换电介质层可沉积在裸片上作为静电放电(ESD)保护结构。单个电介质层减少了由ESD保护结构占据的裸片区域量,且允许较小形状因数IC的构造而不损害IC承受ESD事件的能力。电压可切换电介质层是在第一低电压操作范围中用作绝缘体的电介质层。在第二较高电压范围中,电压可切换电介质层切换为导电层。
图1是说明根据第一实施例的具有静电放电保护的示范性裸片的横截面图。裸片100包含衬底102,其具有耦合到互连件106的晶体管栅极104。互连件106通过电介质层108与其它互连件分离。端子110耦合到互连件106以提供晶体管栅极104与外部电路(未图示)之间的通信。在一个实施例中,最左边的端子110耦合到接地,最右边的端子110耦合到电力供应器,且中间的端子110耦合到I/O(输入/输出)。
在端子110裸片100的制造、处置或操作期间,高电压可在端子110之间形成,从而导致ESD事件。在ESD事件期间,放电电流寻求到接地的最低电阻路径,其可穿过互连件106、晶体管栅极104、衬底102且到达端子110中的另一端子。放电可导致对互连件106、晶体管栅极104或衬底102的损坏。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280022615.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:移动设备分析引擎
- 下一篇:一种D2D业务的计费方法及系统