[发明专利]对接混合集成器件中的硬逻辑和软逻辑的系统和方法

说明书

相关申请的交叉引用

这里要求于2011年5月17日提交的共同未决的同一受让人的美国临时专利申请号61/487046的权益和优先权，其因此通过引用全文结合于此。

背景技术

可编程设备是公知的。通常，诸如现场可编程门阵列（FPGA）的可编程设备包含多个软逻辑元件，它们可被配置为实施定制功能的逻辑模块。FPGA为想要实施其自己的功能模组的顾客提供了低成本且灵活的解决方案。然而，与诸如应用特定集成电路（ASIC）的硬逻辑解决方案相比，FPGA通常运行较慢，并且需要更多功率以及更大的面积。另一方面，ASIC是不可编程的并且因此对于想要在构造之后对硬件进行定制的顾客所提供的灵活性较少。

由此，已经出现了包括硬逻辑和软逻辑的混合设备。硬逻辑通常实施可能在各种应用中使用的标准功能模块，而软逻辑则实现定制的功能。然而，这些设备在功能和灵活性方面是有限的。特别地，硬逻辑模块经常以串行方式进行操作，并且没有机会为了支持软逻辑而绕过个体模块。此外，硬逻辑模块很大程度上分离操作，从而个体硬逻辑模块的内部功能不能利用软逻辑特征进行扩充。因此，这些混合设备仍然要求顾客在需要软逻辑所提供的灵活性时放弃硬逻辑的速度和低功率优势。

发明内容

本发明涉及用于在混合集成器件上所实施的硬逻辑元件和软逻辑元件之间进行对接的系统和方法。特别地，在硬逻辑和软逻辑之间提供可配置的互连，其使得信号能够在硬逻辑模块和软逻辑模组的输入和输出之间进行路由。该互连允许为了实现软逻辑功能而绕过某些硬逻辑模块。此外，该互连例如通过向该硬逻辑模块提供附加信号而允许软逻辑对硬逻辑模块的处理进行扩充。

依据本发明的实施例，提供了一种集成器件，其具有硬逻辑部分、现场可编程门阵列（FPGA）构造，以及被配置为在该硬逻辑部分和FPGA构造之间路由信号的接口。该硬逻辑部分包括多个串行连接的硬逻辑模块，而该FPGA构造包括控制逻辑和多个软逻辑模组。该接口可以响应于来自该控制逻辑的控制信号而被配置为有选择地将该硬逻辑部分中的节点（例如，硬逻辑数据路径中的节点）连接至该软逻辑模组之一或该硬逻辑模块之一。

依据本发明另外的实施例，该第一节点可以是针对第二硬逻辑模块的输入。因此，该接口可以包括在该硬逻辑部分中设置于该两个硬逻辑模块之间的多路复用器。该多路复用器可以被配置为在该控制信号具有第一值（即，比特值1或0）时向该第二硬逻辑模块的该输入提供该软逻辑模组的输出，并且在该控制信号具有第二值时向该第二硬逻辑模块提供该第一硬逻辑模块的输出。

该软逻辑模组可以被配置为从该第一硬逻辑模块或该数据路径中的上游的另一模块接收输入信号。在一些方法中，该软逻辑模组和该第一硬逻辑模块都被配置为接收相同的输入信号。此外，该控制逻辑可以被配置为当通过该多路复用器选择该软逻辑模组的该输出用来输出时关闭该第一硬逻辑模块。

在一些实施例中，该接口包括设置在该硬逻辑部分中的合并器电路以及多个多路复用器。第一多路复用器可以被配置为基于该控制信号向该合并器电路提供数据信号（例如，由该第一硬逻辑模块所提供）或者零值。类似地，第二多路复用器可以被配置为基于该控制信号向该合并器电路提供第二数据信号（例如，由该软逻辑模组所提供）和零值。该合并器电路可以被配置为将该两个多路复用器所提供的该信号进行合并并且在该硬逻辑部分中的前述节点处输出该经合并的信号。

在一种方法中，该控制逻辑可以（例如，基于所存储的配置数据）确定要单独使用的该第一硬逻辑模块。因此，该控制逻辑可以对该第一多路复用器进行配置以向该合并器电路提供该第一硬逻辑模块所提供的该数据信号。与此同时，该控制逻辑可以对该第二多路复用器进行配置以向该合并器电路提供该零值。进而，该合并器电路可以被配置为将该数据信号与该零值进行合并，由此有效输出由该第一硬逻辑模块所提供的原始的数据信号。

在另一种方法中，该控制逻辑可以（例如，基于所存储的配置数据）确定要单独使用的该第一软逻辑模组。因此，该控制逻辑可以对第一多路复用器进行配置以向合并器电路提供零值，同时对该第二多路复用器进行配置以向合并器电路提供该第二数据信号（例如，由该软逻辑模组所提供）。该合并器电路可以被配置为将该第二数据信号与该零值进行合并，由此有效地输出由该软逻辑模组所提供的原始的第二数据信号。