[发明专利]半导体装置及半导体装置的制造方法

说明书

技术领域

本发明涉及一种半导体装置及半导体装置的制造方法，尤其涉及一种在衬底的背面侧设有场阻断层的半导体装置及半导体装置的制造方法。

背景技术

IGBT（绝缘栅双极晶体管）是将MOSFET（金属氧化物半导体场效应晶体管）的高速开关特性和电压驱动特性、及双极晶体管的低导通电压特性构成在一块芯片上的功率元件。

IGBT也经常与FWD（续流二极管）等一起使用，并且已经扩展到应用于工业设备领域，例如一般用途、电动汽车逆变器、交流（AC）伺服、不间断电源（UPS）及开关电源；以及民用设备领域，例如微波炉、电饭煲及频闪观测器。并且，具有更低的导通电压的IGBT被开发，并作为改进的下一代类型的元件，从而能够实现应用装置的低损耗和高效率。

作为这种IGBT，开发了使用由廉价的FZ（浮区）晶片所形成的FZ-n型硅（Si）衬底的元件，来取代已知的昂贵的外延晶片。并且，包括沟槽MOS栅（由金属-氧化物-薄膜-半导体形成的绝缘栅）结构（下面称作沟槽MOS结构）的场阻断型（FS）IGBT（以下称作沟槽-FS-IGBT）通常被称为IGBT。图5是表示现有FS-IGBT结构的主要部分的截面图。

如图5所示，沟槽-FS-IGBT在形成n^-型漂移层1的硅衬底的前表面侧包括多个沟槽11。在沟槽11中，沿沟槽11的内壁设有栅电介质膜10，在该栅电介质膜10的内侧设有栅电极7。在夹在沟槽11之间的硅衬底的一部分上设有p型基极层5，由此在硅衬底的前表面侧形成由栅电极7、栅电介质膜10以及p型基极层5构成的沟槽MOS结构12。

并且，在p型基极层5的表面层上可以选择性地设置n⁺型发射极区4和p⁺接触区6。n⁺型发射极区4设置为与沟槽11的侧面的上侧（孔部分侧）端部相接触。发射电极9设置为同时与n⁺型发射极区4及p型基极层5（p⁺接触区6）进行欧姆接触。在硅衬底的背面侧设有p⁺型集电极层3和集电电极8。场阻断（FS）层2设置在p⁺型集电极层3与n^-型漂移层1之间。

通过使用形成n^-型漂移层1的FZ-n型硅衬底，能够减少晶片成本。而且，通过设置FS层2，能使硅衬底的厚度小于非穿通（NP）IGBT，并使该厚度与击穿电压相称，从而能够降低导通电压。并且，通过将p⁺型集电极层3形成为具有低掺杂且较浅的低注入集电极，能够高速地关断，而不需要使用电子辐照等进行寿命控制。

由沟槽MOS结构12和FS-IGBT两者以此方式组合而成的沟槽-FS-IGBT成为市场上的主流装置，其中沟槽MOS结构12构成为MOS栅结构设置在沟槽11的内壁上，沟槽11高密度地设置在半导体衬底的前表面上，FS-IGBT构成为FS层2设置在半导体衬底的背面。

如上所述，对于图5所示的沟槽-FS-IGBT，由于设有FS层2，能够通过减小硅衬底（晶片）的厚度来降低导通电压。然而，在生产过程中较薄的晶片容易破裂，从而导致合格率的恶化，因此在导入生产过程时只能使用没有被薄化的晶片。在后续过程中，在晶片的前表面侧形成沟槽MOS结构12后，将晶片减薄至击穿电压所需的厚度。作为减薄晶片的工序，利用背面研磨工序，即通过研磨、蚀刻等工序将晶片从背面减薄（例如，参照专利文献1）。

此外，提出了一种作为改善FS-IGBT的耐压的方法，即通过使用磷（P）作为形成FS层或缓冲层（未示出）的掺杂物来形成两级缓冲层（FS层），该两级缓冲层（FS层）包括形成在晶片背面侧的深层的具有低杂质浓度的扩散层、以及形成在晶片背面侧的浅层的具有高杂质浓度的扩散层（例如，参照专利文献2）。在专利文献2中，通过采用两级缓冲层，能够防止在关断时容易导致的漏极电压和漏极电流振荡的产生。并且，为了减薄晶片而进行背面研磨时，能够防止对由抛光量的精度所决定的特性的不利影响。

此外，提出了一种作为形成FS-IGBT的方法，即通过使用n^-型杂质，例如具有比磷更高的扩散常数的硒（Se）或硫磺（S），而不使用磷来作为形成FS层的掺杂物，从而将FS层有效地形成为具有低杂质浓度的深扩散层（例如，参照专利文献3）。