[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及使用示出常关(normally off)特性的III族氮化物半导体的半导体装置及其制造方法，特别涉及能增大动作电流并降低接通电阻的III族氮化物半导体装置及其制造方法。

背景技术

III族氮化物半导体，由于在其物理性特征中具有宽带隙、以及高的击穿电场和饱和电子速度这样的特长，因此面向开关设备、高输出设备以及高频设备的应用正在火热研究开发。

特别是，报告了：在半导体基板上依次外延生长的利用了出现在Al_xGa_1-xN层(其中，x为0<x≤1)与GaN层的界面的二维电子气(2Dimensional Electron Gas：下面称作2DEG)的异质结场效应晶体管(Hetero-junction Field Effect Transistor、略称HFET，下面仅称作FET)中，通过设为栅极凹陷(gate recess)构造来控制阈值电压的方法(例如参照非专利文献1)、应用p型的栅极控制层的方法(例如、参照专利文献1以及专利文献2)、或通过较薄地形成作为常关势垒层的AlGaN层来实现常关动作的方法等。

先行技术文献

专利文献

专利文献1：JP特开2006339561号公报

专利文献2：JP特开2007019309号公报

非专利文献

非专利文献1：T.Oka et al.，“AlGaN／GaN Recessed MIS-Gate HFET With High-Threshold-Voltage Normally-Off Operation for Power Electronics Applications”，IEEE ELECTRON DEVICE LETTERS，VOL.29，NO.7，pp.668-670,2008

发明的概要

发明要解决的课题

但是，非专利文献1中记载的设备中，不仅要将栅极凹陷形成区域蚀刻到AlGaN势垒层，还要蚀刻到其下的形成有沟道的GaN层，由此实现常关动作。为此，GaN层的栅极正下方的沟道电阻变高，从而接通电阻上升，存在难以大电流化这样的问题。

应用p型的栅极控制层的构造的设备，虽然有栅极控制层引起的能带的提升效果，但为了实现常关化，需要使表面电阻(sheet resistance)提高某种程度，招致接通电阻的增大。

另外，虽然还报告了通过对栅极正下方的AlGaN势垒层进行蚀刻而使其非常薄来实现常关的方法，但需要以数nm为单位来控制势垒层，难以在面内均匀地常关化。

发明内容

本发明鉴于所述问题而提出，目的在于，在使用III族氮化物半导体(例如、GaN、AlGaN、InGaN、InAlGaN这些以外的含GaN的混晶或层叠体)的半导体装置中，得到接通电阻低且能大电流化的半导体装置。

用于解决课题的手段

为了达成所述目的，本发明所涉及的半导体装置具备：基板；载流子渡越层，其由形成在基板上的第一III族氮化物半导体构成，且其中载流子在沿基板的主面的方向上渡越；势垒层，其形成于载流子渡越层上，由带隙比第一III族氮化物半导体更大的第二III族氮化物半导体构成；电极，其形成在势垒层上；和帽层，其形成在势垒层上且形成在电极的侧方的区域，由单晶与多晶混合存在的第三III族氮化物半导体构成。

根据本发明的半导体装置，通过在形成于势垒层上的帽层中使用单晶与多晶混合存在的第三III族氮化物半导体，从而帽层能对载流子渡越层赋予极化。由于通过该极化效果从而在势垒层与载流子渡越层之间的界面产生高浓度的载流子，因此能实现半导体装置的接通电阻的降低和电流量的增大。

本发明所涉及的半导体装置的制造方法具备：在基板上形成由第一III族氮化物半导体构成的载流子渡越层的工序；在载流子渡越层上形成由第二III族氮化物半导体构成的势垒层的工序；形成由第三III族氮化物半导体构成的帽层，使得覆盖势垒层的工序；选择性地除去帽层的一部分的工序；在除去帽层的一部分的工序后在势垒层上形成电极的工序，帽层通过有机金属化学气相沉积(MOCVD)法形成，帽层的形成温度低于载流子渡越层的形成温度以及势垒层的形成温度。