[发明专利]用于在分层的半导体结构中形成竖直导电连接的方法

说明书

技术领域

本发明总体上涉及一种用于在分层的半导体结构中制造横向导电连接的方法。

更具体而言，本发明涉及一种在集成电路中的通孔的制造。

背景技术

本发明的主要应用属于微电子领域，用于通孔的金属化(特别地应用铜)(称为“穿透硅通孔(through-silicon vias)”(TSV)或“穿透晶片通孔(through-wafer vias)”或“穿透晶片互连(through-wafer interconnects)”，重点用于电子芯片(或模具)的三维(3D)集成，或垂直集成。此通孔具有范围在0.5μm至500μm之间的典型孔大小，最通常的为5μm至100μm之间；并且具有范围在10μm至750m之间的典型深度，最通常的为50μm至300μm之间。其也应用于电子产品的其他领域，其中包括通孔的衬底必须电绝缘并且覆盖有一层铜。在此上下文中能够涉及在印刷电路板(或印刷线板)之间的互连元件、无源元件(比如电感)、或在集成电路或微机电系统中的电磁元件、或用于光电池的金属化方案的形成。

当前的电子系统主要包括数个集成电路或组件，并且每个集成电路实现一个或多个功能。例如，计算机包括至少一个微处理器和数个记忆电路。每个集成电路通常对应于在其自己的封装中的电子芯片。集成电路焊接到或插入确保集成电路之间的连接的(例如)印刷电路板(PCB)中。

根据第一种方法，增加电子系统的功能密度的永久需求已经引出了所谓“片上系统”的概念，其在同一芯片上产生需要实现所有系统功能的所有的组件和电路单元，而不使用印刷电路支持。在实践中，由于逻辑与记忆电路的制造方法(例如)彼此差异非常显著，因此获得高性能片上系统仍然是非常困难的。因此，片上系统的方法需要对同一芯片上产生的各种功能的性能进行折中的认可。此外，这些芯片的大小以及其生产效率达到其经济可行性的极限。

第二种方法在于在同一个封装中形成确保数个集成电路的互连的模块，其可以形成在同一半导体衬底或在不同衬底上。因此获得的封装或者多芯片模块(MCM)或系统封装(System-in-Package)(SiP)或系统级封装(System-On-a-Package)(SOP)，从而采用单个组件的形式。这种MCM方法可以获得更高的互连密度，并因此获得比传统的PCB方法更好的性能。但是该方法不从根本上区别于PCB方法。除了封装的体积和重量，MCM的性能仍然受到与来自衬底的连接的长度相关，并且与将衬底或芯片连接到封装管脚的焊线相关的电磁干扰的限制。

第三种方法，被称为三维(3D)集成或竖直集成，其实际特征为芯片堆叠并且通过钻孔穿透芯片的材料，导电连接芯片的顶部表面与底部表面的竖直互连而彼此连接。因此，获得的堆叠包括数个层或有源组件的层或芯片，并且构成3D集成电路(或3D IC)。

3D集成的好处基于以下几点：

(1)改善性能，例如降低传播时间和耗散功率，提高与功能单元之间的加速的通信相关联的系统的操作速度，增加每个功能单元的带宽，增加抗干扰性；

(2)提高成本效益，例如，增加集成密度，由于最适应于每个功能单元的电子芯片技术的应用而提高生产效率，提高可靠性；以及

(3)通过堆叠异构技术(或协整(co-integration))生产高度集成的系统的可能性，也即，采用不同的材料和/或不同的功能组件。

因此，3D集成当前构成了对在性能、功能多样化和生产成本方面达到其极限的传统方法的必不可少的替代。例如，在A.W、Topol等人的“Three-dimensional integrated circuits”，IBM期刊Res.&Dev.，2006年7月/9月4/5日，50，491-506号中，已经描述了3D集成的基础和优势。

在例如键合的堆叠之后，可以通过引线键合或倒装芯片连接将芯片单独连接至封装的管脚。通常采用TSV进行芯片之间的互连。

具体而言，对于3D集成电路的生产必要的基本技术包括减薄硅晶片、校正层、键合层，以及在每一层内蚀刻并金属化TSV。

可以在形成TSV之前进行硅晶片的减薄(例如，US 7 060 624、US 7 148 565)。

作为选择，可以在减薄硅晶片之前进行通孔的蚀刻和金属化(例如，US 7 060 624、US 7 101 792)。在该情况下，在晶片的一侧上的硅中蚀刻闭合通孔或盲通孔到所需的深度，然后在减薄硅晶片之前从另一侧对闭合通孔或盲通孔整个金属化，从而暴露金属化的掩埋的端部，因此获得穿透硅通孔。