[发明专利]具有应力增强的可调触发电压的可控硅整流器

说明书

技术领域

本发明总体上涉及半导体器件制造，特别是，涉及用于可控硅整流器的装置结构和设计结构以及制造和操作可控硅整流器的方法。

背景技术

互补金属氧化物半导体（CMOS）技术集成p沟道和n沟道场效晶体管以在单一半导体衬底上形成集成电路。由体CMOS装置或器件中固有存在的寄生双极晶体管的不希望的晶体管作用促成的闩锁可能是体CMOS技术的主要问题。具有不同触发的不希望的寄生晶体管作用可能导致体CMOS装置失灵。

具有CMOS装置的芯片也可能暴露于静电放电（ESD）事件导致在集成电路内的潜在的大且具破坏性的电流。提高集成密度和性能要求已经导致装置尺寸上的减小，这增加了集成电路对ESD事件的敏感性。集成电路的制造者、装配者和使用者必须小心避免非故意导致ESD事件。例如，ESD防范措施可结合在集成电路中，并且可包括用于I/O插脚和焊垫以及供电焊垫的特定设计技术以防止处理期间损坏芯片，处理期间是在芯片制造直到芯片安装在电路板上的时间之间以及芯片安装在电路板上时。在没有ESD事件的情况下，ESD保护装置处于非导电状态，并且与保护的集成电路电隔离。如果检测ESD事件，则保护装置改变为导电状态以引导ESD事件的电流到地并且远离芯片的敏感的内部电路。保持导电状态直到电压放电到安全水平。

常规的体CMOS装置易于受到闩锁效应的影响。例如，采用p型衬底制造的典型的CMOS变换器包括相反导电性的n阱和p阱，n阱和p阱通过阱结邻接。p沟道场效晶体管（pFET）可采用n-阱制造，并且类似地，n沟道晶体管（nFET）可采用p阱制造。pFET固有地包括寄生的p-n-p双极结晶体管（BJT），由p型扩散、其中容纳p型扩散的n阱和p型衬底形成。nFET固有地包括寄生的n-p-n BJT，由n型扩散、p型衬底和容纳对应pFET装置的n阱形成。nFET到n阱的接近便于BJT的相互作用以产生横向连接结构。p-n-p BJT的集电极节点（即p型衬底）用作n-p-n BJT的基极，而n-p-nBJT的集电极（即n阱扩散）用作p-n-p BJT的基极。一个寄生的晶体管的正偏置可导致其它寄生晶体管的正偏置，并且如果满足一定的条件，可能发生闩锁，其中变换器的p-n结成为自由导电的。

可控硅整流器（SCR）可用pFET和nFET的计划配线构造。产生低电容和高故障电流二者的SCR是一种类型的ESD装置，其可以以CMOS技术构造，以在包括变换器或其它逻辑门的CMOS应用中提供ESD保护。用于ESD保护的SCR装置的特征在于触发电压/电流和保持电压/电流，其在ESD事件期间决定装置响应和效力。

对于可控硅整流器需要改进的装置结构、制造和操作方法以及设计结构。

发明内容

在本发明的一个实施例中，提供用于调制可控硅整流器的触发电流的方法。该方法包括以足以调制可控硅整流器的触发电流的水平施加机械应力到可控硅整流器的一个区域。

在本发明的一个实施例中，提供用于形成包括可控硅整流器的装置结构的方法。该方法包括在半导体衬底的顶表面的相对于可控硅整流器的一个区域一个位置形成一层，并且构造为使该层以足以调制该SCR的触发电流的水平在可控硅整流器的区域中导致机械应力。

在本发明的一个实施例中，一种装置结构包括可控硅整流器，其具有阳极、阴极、在半导体衬底中且具有第一导电类型的第一区域、以及在半导体衬底中且具有与第一导电类型相反的第二导电类型的第二区域。可控硅整流器的第一和第二区域设置在可控硅整流器的阳极和阴极之间的载流通道中。该装置结构包括在半导体衬底的顶表面上的一层。该层设置在半导体衬底的顶表面相对于可控硅整流器的第一区域的位置且构造为以足以调制可控硅整流器的触发电流的水平在可控硅整流器的第一区域中导致机械应力。

在本发明的一个实施例中，提供在集成电路的设计、制造或仿真中采用的由机器可读的设计结构。该设计结构包括可控硅整流器，其具有阳极、阴极、在半导体衬底中的第一区域、以及在半导体衬底中且具有导电类型与第一区域相反的第二区域。可控硅整流器的第一和第二区域设置在可控硅整流器的阳极和阴极之间的载流通道中。该设计结构还包括在半导体衬底的顶表面上的一层。该层构造为以足以调制可控硅整流器的触发电流的水平在可控硅整流器的第一区域中导致机械应力。该设计结构可包括网表。该设计结构也可位于存储介质上作为用于集成电路的布图数据交流的数据格式。该设计结构可位于可编程门阵列中。

附图说明