[发明专利]用于非易失性存储的读取通过电压的智能移位

说明书

技术领域

本发明涉及非易失性存储技术。

背景技术

在各种电子装置中使用半导体存储装置变得比较流行。例如，在蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其他装置中使用非易失性半导体存储器。电可擦可编程只读存储器（EEPROM）和快闪存储器属于非易失性半导体存储器中最流行的存储器。

EEPROM和快闪存储器二者都利用了位于半导体基板中的沟道区域之上且与该沟道区域绝缘的浮置栅极。浮置栅极位于源极区域与漏极区域之间。控制栅极设置在浮置栅极之上且与浮置栅极绝缘。晶体管的阈值电压由留存在浮置栅极上的电荷量来控制。就是说，在接通晶体管以允许晶体管的源极与漏极之间导通之前必须施加到控制栅极的电压的最小量由浮置栅极上的电荷的水平来控制。

当对EEPROM或快闪存储器装置进行编程时，通常将编程电压施加到控制栅极，并且位线接地。来自沟道的电子注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变成带负电荷，并且存储器单元的阈值电压升高，使得存储器单元处于编程状态。可以在标题为“Source Side Self Boosting Technique For Non-Volatile Memory”的美国专利6,859,397和标题为“Detecting Over Programmed Memory”的美国专利6,917,542中找到关于编程的更多信息，这两个专利的全部内容通过引用合并于此。

一些EEPROM和快闪存储器装置具有用于存储两个范围的电荷的浮置栅极，因此，可以在下述两个状态之间对存储器单元进行编程/擦除，即对应于数据“1”和数据“0”的擦除状态和编程状态。这样的装置被称为二进制装置或双状态装置。

通过识别多个不同的被允许的阈值电压范围而实施多状态快闪存储器单元。每个不同的阈值电压范围对应于一组数据位的预定值。编程到存储器单元中的数据与存储器单元的阈值电压范围之间的具体关系取决于为存储器单元采用的数据编码方案。例如，美国专利6,222,762和美国专利申请公开2004/0255090描述了多状态快闪存储器单元的各种数据编码方案，这两个专利文献的全部内容通过引用合并于此。

在一些实施方式中，施加到控制栅极的编程电压包括一系列脉冲，该一系列脉冲的量值随着各连续脉冲以预定步长（例如，0.2v、0.3v、0.4v或其他）增加。在脉冲之间，存储器系统将验证各个存储器单元是否达到了其各自的目标阈值电压范围。达到了其目标阈值电压范围的那些存储器单元将被锁定于未来的编程之外（例如，通过将位线电压提高到Vdd）。当所有存储器单元都达到了其目标阈值电压范围时，编程完成。

在一些情况下，随着非易失性存储装置经过许多编程和擦除循环，非易失性存储装置的性能和行为可能会发生变化。为了考量该变化，可以针对已被编程和擦除许多次的非易失性存储装置来优化各种操作参数。然而，针对已被编程和擦除许多次的非易失性存储装置而优化操作参数可导致累及未被编程和擦除许多次的非易失性存储装置的性能。

附图说明

图1是NAND（与非）串的俯视图；

图2是NAND串的等效电路图；

图3是非易失性存储器系统的框图；

图4是描述了感测块的一个实施例的框图；

图5是描述了存储器阵列的一个实施例的框图；

图6描述了数据页；

图7是描述了用于制造并使用非易失性存储系统的处理的一个实施例的流程图；

图8描述了示例性的一组阈值电压分布并且描述了用于编程非易失性存储器的处理；

图9描述了三个编程脉冲以及在编程脉冲之间施加的验证脉冲；

图10A至图10E示出了各种阈值电压分布并且描述了用于对非易失性存储器进行编程的处理；

图11是描述了用于对非易失性存储器进行编程的处理的一个实施例的流程图；

图12是描述了用于从非易失性存储器进行读取的处理的一个实施例的流程图；

图13是描述了用于确定读取通过电压的各种实施例的图表；

图14是具有多于一个管芯（die）的存储器系统的框图；

图15描述了三个NAND串的一部分；

图16是描述了用于制造及配置非易失性存储器系统的处理的一个实施例的流程图；