[发明专利]具有存储在存储器页的一部分中的元数据的存储器

说明书

技术领域

所揭示的实施例涉及配置存储器结构以用于高速、低功率应用。更具体地说，示范性实施例涉及配置大型动态随机存取存储器(DRAM)结构以用作高速缓冲存储器。

背景技术

计算机处理系统一般来说包括几个存储器层级。最靠近处理核心或中央处理单元(CPU)的是高速缓存，例如一级高速缓存，而离CPU最远的是主存储器。高速缓存要求高速且尺寸小，尤其是在高速缓存靠近CPU并且放在芯片上的情况下。所以，最靠近CPU的高速缓存通常由静态随机存取存储器(SRAM)形成，静态随机存取存储器的特征就是高速。但是，SRAM的成本也高。另一方面，动态随机存取存储器(DRAM)比SRAM慢，但是也比后者便宜。所以，DRAM过去用在离CPU较远而离主存储器较近的地方。

近来技术方面有所进步，使得可以制造具有大存储容量及低功率特征的DRAM系统。举例来说，宽输入/输出(IO)接口和能效堆叠已经使得能够制造具有大存储容量(大到2GB)、高带宽数据传送还有比DRAM先前已知的等待时间少的等待时间的DRAM系统。

所以，相对较大的存储容量可以使得低功率堆叠DRAM系统在一些低功率嵌入式系统及手持式装置应用中可以充当芯片上主存储器系统。但是，这些低功率堆叠DRAM系统在高性能处理系统中可能并不是主存储器的合适的替换品，因为这些系统的存储容量可能不够大，无法满足主存储器的需求。

另一方面，具有低能量及高速度的特征的低功率堆叠DRAM系统现在可能对于靠近CPU的高速缓存来说更有吸引力。举例来说，低功率堆叠DRAM系统可以配置为常规DRAM系统的高速缓存，常规DRAM系统可能过于缓慢而不能靠近CPU放置。所以，低功率堆叠DRAM系统可以在靠近CPU的高速缓冲存储器中提供比先前已知的存储容量高的存储容量。

但是，当前可用的现成低功率堆叠DRAM型号可能有一些局限性，这些局限性可能会限制它们对于靠近CPU的这些高速缓冲存储器应用的即用性。举例来说，现成低功率堆叠DRAM系统可能未配备错误校正码(ECC)之类的特征。DRAM单元可能泄漏，并且非常容易出现错误。因此，缺少错误检测及错误校正能力(例如ECC机构等)可能会使得低功率堆叠DRAM系统不适合用在靠近CPU的高速缓存中，或在防错系统中用作任何其它种类的存储装置。

配置现成低功率堆叠DRAM系统以用作高速缓冲存储器的另一障碍是这种系统不支持能进行高速数据存取的特征，例如标记机构。众所周知，高速缓冲存储器包含指定对应于高速缓存中的每一复制行的存储器地址的标记机构。有效标记结构使得能够在高速缓冲存储器中高速查找所请求的数据。但是，现成低功率堆叠DRAM系统并没有标记机构，由此使得在没有标记存储装置的替代技术的情况下这类系统不适合用作高速缓存。设计合适的标记机构以结合DRAM使用有几个难题。举例来说，就大型DRAM(例如，2GB)而论，标记字段本身将需要几个MB的存储空间。这种大型标记空间开销会在芯片上标记的放置及组织方面产生几个难题。

另外，用于低功率堆叠DRAM的标记机构的设计因为在为了获得较大的集合关联性而牺牲标记空间时涉及隐式平衡而变得复杂，因而会导致高未命中率的问题。类似地，在设计低功率堆叠DRAM系统使其包含与目录信息或用于多处理器环境的其它存储器相干性信息相关联的智能时也存在难题。

所以，为了有利地采用低功率堆叠DRAM系统以用于靠近CPU的高速缓冲存储器应用，需要克服常规DRAM系统中对于错误的敏感性、缺乏有效标记机构及相关智能特征所导致的难题。

发明内容

本发明的示范性实施例涉及用于配置大型动态随机存取存储器(DRAM)结构以用作高速缓冲存储器的系统及方法。

举例来说，一种示范性实施例涉及不具有预先存在的专用元数据的存储器装置，其包括基于页的存储器，其中每一页分成第一部分及第二部分，从而使得所述第一部分包括数据，并且所述第二部分包括对应于所述第一部分中的数据的元数据。在示范性实施例中，所述元数据可包括错误校正码(ECC)、地址标记、目录信息、存储器相干性信息或脏/有效/锁定信息中的至少一者。

另一示范性实施例涉及配置不具有预先存在的专用元数据的基于页的存储器装置的方法，所述方法包括：从所述存储器装置的页的元数据部分读取元数据；以及基于所述元数据确定所述页的特性。