[发明专利]用于存储器核的智能桥接器

权利要求书

1.一种装置，包括：

第一半导体器件，包括NAND闪存核心；以及

第二半导体器件，包括与所述NAND闪存核心关联的外围电路。

2.如权利要求1的装置，其中所述第二半导体器件包括NAND智能桥接器。

3.如权利要求1的装置，其中所述NAND智能桥接器包括NAND管理器件。

4.如权利要求1的装置，其中所述外围电路包括错误校正编码（ECC）引擎。

5.如权利要求1的装置，其中所述外围电路包括多端口静态随机存取存储器（SRAM）。

6.如权利要求5的装置，其中所述外围电路配置为在多端口SRAM处同时地处理多个字线的数据。

7.如权利要求6的装置，其中所述外围电路配置为处理来自所述NAND闪存核心的多个字线的数据以检测干扰条件、编程打扰条件以及读取打扰条件的至少一个。

8.如权利要求6的装置，其中多个字线的数据对应于用不同组的读取电压读取的单个字线，并且其中所述外围电路配置为进行多个字线的数据的错误校正处理。

9.如权利要求6的装置，其中所述外围电路配置为处理多个字线的数据以检测具体数据样式。

10.如权利要求4的装置，其中所述外围电路配置为处理多个字线的数据以加扰要被存储到所述NAND闪存核心的数据。

11.如权利要求5的装置，其中所述外围电路配置为将多端口SRAM操作为缓存存储器。

12.如权利要求11的装置，其中所述外围电路包括控制逻辑。

13.如权利要求12的装置，其中所述控制逻辑包括有限状态机和微编程的引擎的至少一个。

14.如权利要求1的装置，其中所述外围电路包括配置为测试所述NAND闪存核心的操作的测试引擎。

15.如权利要求1的装置，其中所述外围电路包括行解码器，该行解码器配置为解码地址的至少一部分并且选择NAND闪存核心的一行。

16.如权利要求1的装置，其中所述外围电路包括电荷泵，该电荷泵配置为生成要施加于所述NAND闪存核心的字线、位线和源极线中的至少一个的电压。

17.如权利要求1的装置，其中所述第一半导体器件是第一裸片，所述第二半导体器件是第二裸片。

18.如权利要求17的装置，其中所述第一裸片和所述第二裸片被封装在一起。

19.如权利要求17的装置，还包括：包含第二NAND闪存核心的第三裸片，并且其中所述外围电路配置为生成控制信号以控制所述NAND闪存核心的操作以及控制所述第二NAND闪存核心的操作。

20.如权利要求19的装置，其中所述外围电路包括：

第一错误校正编码（ECC）引擎，配置为编码要存储在第一NAND闪存核心中的第一数据；以及

第二ECC引擎，配置为编码要存储在第二NAND闪存核心中的第二数据。

21.如权利要求20的装置，其中所述第一ECC引擎配置为与所述第二ECC引擎编码所述第二数据基本同时地编码所述第一数据。

22.如权利要求19的装置，其中所述控制信号是操作以致使所述NAND闪存核心和所述第二NAND闪存核心进行同时的编程操作、同时的读取操作、同时的编程和读取操作或同时的擦除操作。

23.如权利要求1的装置，还包括存储器控制器，该存储器控制器包括处理器、主机接口和到所述第二半导体器件的接口。

24.如权利要求23的装置，其中所述外围电路配置为进行第一错误校正编码（ECC）操作，并且其中所述存储器控制器配置为进行第二ECC操作，其中所述第一ECC操作使用与所述第二ECC操作不同的错误校正码。