[发明专利]碳化硅半导体器件

说明书

技术领域

本发明涉及一种碳化硅半导体器件，并且特别涉及一种具有栅极绝缘膜的碳化硅半导体器件。

背景技术

专利文献1（国际公布No.2008/156674）公开了一种使用SiC（碳化硅）的VJFET（垂直结型场效应晶体管）。

虽然JFET具有低导通电阻并且能执行高速操作，但是JFET通常难以实现常关特性。因此，根据非专利文献1（R.Rupp和I.Zverev，“SiC Power Devices:How to be Competitive Towards Si-Based Solutions?”，Mat.Sci.Forum，卷433-436（2003），805-812页），使用包括两个芯片，即SiC VJFET和Si（硅）MOSFET（金属氧化物半导体场效应晶体管）的共源共栅结构（cascode）。

引证文献列表

专利文献

PTL1：国际公布No.2008/156674

非专利文献

NPL1：R.Rupp和I.Zverev，“SiC Power Devices:How to be Competitive Towards Si-Based Solutions?”，Mat.Sci.Forum，卷433-436（2003），805-812页

发明内容

技术问题

因为非专利文献1的器件被构造为使用两个芯片（衬底），因此其具有诸如增加半导体器件的尺寸和增加其制造成本的缺点。

已经提出本发明来解决上述问题，并且本发明的一个目标是提供一种具有低导通电阻，能执行高速操作，具有常关特性并且被构造为使用一个衬底的碳化硅半导体器件。

解决问题的手段

根据本发明的碳化硅半导体器件具有碳化硅衬底、第一至第六电极以及栅极绝缘膜。碳化硅衬底具有第一和第二层。第一层具有第一导电类型。第二层设置在第一层上，并且具有不同于第一导电类型的第二导电类型。碳化硅衬底具有第一至第五杂质区。第一、第二、第四和第五杂质区中的每一个都具有第一导电类型，并且第三杂质区具有第二导电类型。第一至第三杂质区中的每一个都贯穿第二层并到达第一层，并且第三杂质区布置在第一和第二杂质区之间。第四和第五杂质区中的每一个都设置在第二层上。第一至第五电极分别设置在第一至第五杂质区上。第一和第五电极彼此电连接，并且第三和第四电极彼此电连接。栅极绝缘膜覆盖第二层上在第四和第五杂质区之间的部分。第六电极设置在栅极绝缘膜上。

碳化硅半导体器件可以根据第六电极的电势在由第三和第四电极构成的端子以及由第二电极构成的端子之间切换导通。因为以协作方式执行使用在第一层和第三杂质区之间的pn结中的耗尽层的沟道控制以及使用第二层上的绝缘栅的沟道控制，因此该器件既具有结型晶体管的优点也具有绝缘栅晶体管的优点。具体而言，如同结型晶体管，该器件可以执行高速操作并具有低导通电阻。而且，如同绝缘栅晶体管，该器件可以容易地实现常关特性。此外，因为使用一个碳化硅衬底形成碳化硅半导体器件，因此可以借助一个芯片构造碳化硅半导体器件。

优选地，第一导电类型是n形。这能提高载流子迁移率。

优选地，第一至第五电极中的每一个都是欧姆电极。由此可以在第一至第五电极中的每一个与碳化硅衬底之间建立欧姆接触。

优选地，碳化硅衬底包括第三层，第二和第三层夹着第一层，第三层具有第二导电类型并与第一电极电连接。由此，可以降低第一层中的电场浓度。

优选地，第一电极和第五电极在碳化硅衬底上一体化。由此，可以在没有特别设置布线结构的情况下在第一电极和第五电极之间建立电连接。

优选地，第三电极和第四电极在碳化硅衬底上一体化。由此，可以在没有特别设置布线结构的情况下在第三电极和第四电极之间建立电连接。

优选地，碳化硅半导体器件具有层间绝缘膜，其设置在第二层上并具有第一和第二开口。第一和第二电极分别在第一和第二开口内邻接在碳化硅衬底。这能防止第一和第二电极中的每一个与碳化硅衬底上的除所需区域之外的区域接触。

优选地，栅极绝缘膜和层间绝缘膜是相同的材料。由此，可以使用相同材料形成栅极绝缘膜和层间绝缘膜。因此，可以进一步简化制造方法。

优选地，栅极绝缘膜和层间绝缘膜具有相同厚度。由此，可以通过图案化一个层一次形成栅极绝缘膜和层间绝缘膜。

本发明的有利效果

如上所述，根据本发明，能获得能够执行高速操作、具有低导通电阻、具有常关特性并借助一个芯片构造的碳化硅半导体器件。