[发明专利]存储器控制器和这种存储器控制器的操作方法

说明书

技术领域

本发明涉及存储器控制器和这种存储器控制器的操作方法，并具体地涉及用于控制对具有非均匀访问定时（non-uniform access timing）特性类型的存储器设备的访问从而使得访问存储器地址所需的时间取决于存储器设备中在前的访问活动的存储器控制器。

背景技术

许多现代数据处理系统使用具有非均匀访问定时特性的存储器设备。例如，在使存储器设备中的存储器地址的特定行被访问的过程中经常会牵涉到初始时间开销，但是如果一序列访问随后针对该行中的地址而发生，则初始开销可被分摊到多次访问中。然而，如果该序列中的每次访问都访问不同的行，那么每次访问单独地引起使能行的开销，从而当与所有访问都访问相同的行的一序列访问相比，这样的一序列访问导致较长的访问定时特性。

具有上述性质的一种类型的存储器设备是这样的存储器设备，其包括多个存储库（bank），每个存储库包括多行且每行都需要在该行被访问之前被激活。这种存储器设备的示例是动态随机存取存储器（DRAM）存储器设备。考虑到每行都需要在该行被访问之前被激活，应该理解，对于由事务（transaction）指定的特定存储器地址的访问定时将随该行是否包含当前已经被激活的存储器地址而变化。

在行被访问之前需被激活的需求不仅导致了上面所述的性能下降，还因为在执行行激活处理时消耗功率而额外地导致了功率消耗的增加。因此，希望对发送给这种存储器的事务进行重新排序以力图改善访问时间并特别地保证当特定行已经被激活时尽可能多的发生对该行的访问。出现在2000年6月14日发表的2000年第27届计算机架构国际研讨会论文集第128页-138页的美国加州斯坦福大学计算机系统实验室的S Rixner等人的文章“存储器访问调度（Memory Access Scheduling）”中讨论了DRAM架构和可被用来尝试对存储器操作进行重新排序以便利用DRAM的非均匀访问时间的若干存储器访问调度技术。

由于在各种类型的系统（媒体处理系统）中存储器带宽正变成获得较高性能的限制因素，对存储器操作进行重新排序以便减少所观察到的访问时间的技术可能非常有益。然而，在许多实际应用中，在包含这种存储器设备的系统中还必需考虑其它度量。特别地，如果存储器访问重新排序被孤立地执行来优化存储器访问时间，存在这种重新排序可能对系统的另一个度量产生不利影响到不可接受的程度的可能性。

作为示例，经常存在这样的情况，即某种形式的优先级指示被与数据处理系统中发出的各个事务相关联。这可以是由发出该事务的主设备添加的显式优先级指示，或者可以是从该事务中推断出的隐式优先级指示。例如，可以理解，某些主设备的活动比由其它主设备执行的活动更重要（至少更不耐受延时），因此由这样的主设备发出的事务可以被布置为具有推断的较高优先级。通常情况下，这种优先级指示表明那些事务所需要的服务质量，因此确保对由此存储器设备发出的事务进行重新排序以便减少访问时间的要求和这样的服务质量的需求保持平衡的是重要的。

因此，希望提供能够使得这样的平衡得以实现的改进的存储器控制器。

发明内容