[发明专利]乱序处理器中的分支目标存储与检索

说明书

技术领域

本公开内容涉及处理器，并且更具体地说涉及在多线程处理器中存储和检索（retrieve）分支目标地址。

背景技术

现代超标量微处理器通过并行并且不按程序次序地执行多条指令获得高性能。诸如在程序中非常普遍的分支、调用和返回之类的控制转移指令（CTI）会造成流水线式微处理器拖延（stall），因为要在给定控制转移指令之后执行的指令在执行该控制转移指令之前一直是未知的。这些拖延会导致显著的性能损失。

现代微处理器采用分支预测技术来越过CTI推测性地提取（fetch）并执行指令。分支预测涉及预测CTI的方向与目标。如果由于方向预测或目标预测不正确而使得CTI预测错误，则越过CTI推测性提取出的所有指令都被扔掉（清洗），并且由指令提取单元（IFU）从正确的路径提取新的指令。并且，一旦检测到预测错误的CTI，分支预测器一般就利用CTI的实际结果来更新，以确保其未来预测的准确性。

现代微处理器通常实现芯片级的多线程（CMT），以提高性能。在CMT处理器中，多个软件线程在处理器中同时处于活动状态，并且每个活动的线程都具有存储其状态的专用硬件资源。来自多个软件线程的指令的有效执行可能涉及预测来自不同线程的CTI的能力。多个线程在CMT处理器上的执行可能造成来自不同线程的CMT的执行交错。

发明内容

本公开内容涉及配置为执行控制转移指令（CTI）的处理器。在有些实施例中，公开了一种方便用于由处理器执行的控制转移指令的预测目标的有效传输和存储的机制。在某些实施例中，处理器可以是多线程的并且该机制可以支持对多个线程的预测目标的存储。

在有些实施例中，预测的CTI目标地址可以由处理器的元件存储并且标签可以指示所存储的目标地址的位置。标签可以与CTI关联，而不是把完整的目标地址与CTI关联。当CTI到达执行阶段时，该标签可以用于检索预测目标地址。在有些实施例中，来自不同处理器线程的CTI指令可以交错并且不同线程可以共享相同的存储元件。

在一种示例性实施例中，分支目标阵列（BTA）用于为CTI存储预测目标地址。在提取出CTI之后，分支预测单元为CTI预测目标地址和方向。预测目标地址存储在BTA中，并且对应于该目标地址在BTA中的位置的标签与CTI关联。标签连同CTI一起通过执行流水线的阶段。当CTI与标签到达分支执行单元时，分支执行单元利用该标签从BTA检索预测目标地址。分支执行单元还为CTI计算实际目标地址，并且比较实际地址与预测的地址，以便解析分支目标。在有些实施例中，BTA和标签可以是用于预测目标的有效存储与传输机制。在其它实施例中，其它元件可以执行上述示例性实施例的一个或多个功能性。

附图说明

图1是多核处理器的一种实施例的框图。

图2是处理器内核的一种实施例的框图。

图3是包括分支单元在内的处理器内核的更具体实施例的框图。

图4是分支目标阵列和分支执行单元的一种实施例的框图。

图5是说明利用分支目标阵列来存储CTI预测目标的一种实施例的流程图。

图6是说明利用分支目标阵列来存储CTI预测目标的更具体实施例的流程图。

图7是说明示例性系统实施例的框图。

具体实施例

本说明书包括对“一种实施例”和“一个实施例”的引用。短语“在一种实施例中”或“在一个实施例中”的出现不一定指相同的实施例。特定的特征、结构或特点可以按与本公开内容一致的任何合适方式组合。

术语。以下段落提供了对本公开内容（包括所附权利要求在内）中可以找到的术语的定义和/或上下文：

“包括”。这个术语是开放式的。如在所附权利要求中所使用的，这个术语不排除附加的结构或步骤。考虑陈述“一种包括一个或多个处理器单元的装置……”的权利要求。这种权利要求不排除该装置包括附加的组件（例如，网络接口单元、图形电路系统，等等）。