[发明专利]编程方法及存储器

说明书

技术领域

本发明大体来说涉及存储器，且特定来说在一个或一个以上实施例中，本发明涉及编程快闪存储器。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。

快闪存储器装置已发展成用于各种各样电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。存储器单元的阈值电压的改变(经由对电荷存储结构(例如，浮动栅极或电荷陷阱)进行编程)或其它物理现象(例如，相变或极化)确定每一单元的数据值。通常将所述单元分组成若干块。可(例如)通过将电荷存储结构充电来对一块内的单元中的每一者进行电编程。此类型的单元中的数据是由在所述电荷存储结构中存在或不存在电荷而确定。可通过擦除操作来从电荷存储结构移除电荷。快闪存储器的常见用途包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字录制器、游戏机、电器、车辆、无线装置、蜂窝式电话及可装卸存储器模块，且快闪存储器的用途不断扩大。

快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称是从用以读取装置的逻辑得出。在NOR快闪架构中，存储器单元的逻辑列与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND快闪架构中，存储器单元的一列仅与所述列的耦合到位线的第一存储器单元串联耦合。

随着电子系统的性能及复杂度增加，在系统中对额外存储器的要求也增加。然而，为了继续减少系统的成本，部件计数必须保持为最小值。可通过增加集成电路的存储器密度(通过使用例如多电平单元(MLC)等技术)来实现此需求。举例来说，MLC NAND快闪存储器是极具成本效益的非易失性存储器。

多电平单元可通过给存储于传统快闪单元上的特定阈值电压(Vt)指派位模式来利用所述单元的模拟性质。取决于指派给单元的电压范围的数量及在存储器单元的寿命操作期间所指派电压范围的稳定性，此技术准许每单元存储两个或两个以上位。

举例来说，可给一单元指派四个不同电压范围，针对每一范围为200mV。通常，在每一范围之间为0.2V到0.4V的静区以防止所述范围重叠。如果存储于单元上的电压在第一范围内，那么所述单元正存储逻辑11状态且通常被视为所述单元的经擦除状态。如果电压在第二范围内，那么所述单元正存储逻辑01状态。此针对与用于单元的范围一样多的范围而继续，前提是这些电压范围在存储器单元的寿命操作期间保持稳定。

由于在每一MLC中存储两个或两个以上状态，因此针对每一状态的电压范围中的每一者的宽度可极为重要。所述宽度与存储器电路的操作中的许多变量有关。举例来说，可在一个温度下检验单元且可在不同温度下读取所述单元。确定单元是否被擦除或编程到正确Vt范围的电路必须做出所述确定。所述电路的一些特性受温度影响。Vt窗为所有这些类型的差异的和，其变换成Vt的所感知窗的移位。为了使窗操作，四个状态的宽度加上每一状态之间的余量应总计为可用窗。

当编程存储器中的单元时，对所述单元的编程可影响所述单元的相邻单元的阈值电压。具体来说，编程耦合(例如浮动栅极间耦合或其它电荷存储结构间耦合)可影响水平相邻单元、垂直相邻单元或对角线相邻单元的阈值电压。当将单元编程到目标阈值电压且随后编程相邻单元时，相邻单元的阈值电压的移动可对已经编程单元具有耦合效应。所述效应为相邻单元的阈值电压的移动量及相邻单元与已经编程单元之间的耦合比的函数。随着存储器单元中每单元位的数目增加，阈值电压分布窗的数目增加且那些窗中的差错容限减小，且浮动栅极间耦合可变为编程干扰的一大部分。

出于例如上文所述的那些原因的原因且出于所属领域的技术人员在阅读及理解本说明书后将明了的例如下文所述的那些原因的原因，除其它之外，此项技术中需要减小存储器编程中的浮动栅极间耦合。

发明内容

附图说明

图1是根据本发明的实施例的方法的流程图；

图2是根据本发明的实施例的阵列的一部分的图示；

图3A是根据本发明的另一实施例的方法的流程图；

图3B是根据本发明的另一实施例的方法的流程图；

图4是根据本发明的另一实施例的方法的流程图；

图5是根据本发明的另一实施例的方法的流程图；