[发明专利]多处理器系统

说明书

技术领域

本发明涉及在具有主处理器和协处理器的多处理器系统中提高软件调试(debug)效率的技术。

背景技术

用于进行被数字化的影像数据或声音数据等的压缩、解压缩等的媒体处理，其运算量非常大。因此，用于进行媒体处理的专用软件和高性能的DSP（Digital Signal Processor：数字信号处理器）等得到普及。

关于这种媒体处理，MPEG（Moving Picture Experts Group：运动图像专家组）-2、MPEG-4、H.263、H.264等非常多的标准得到实际应用。因此，要求数字AV（Audio-Visual：音频-视频）设备能够应对多种标准的媒体处理。另外，各种媒体处理应用的复杂程度上升，具有图像尺寸、声音的声道数量等也增加的倾向，运算量将进一步增大。

因此，通过使用高性能的处理器来实现性能提高，该高性能的处理器通过设置专用于特定的运算的协处理器(co-processor)来大幅提高运算效率。

在具有协处理器的多处理器系统中，当在主处理器的处理和协处理器的处理之间不存在软件上的数据依存性以及使用的硬件资源没有竞争的情况下，通过同时执行它们的处理，能够进一步实现性能提高。

例如，在专利文献1中公开了这样的结构，通过设定执行模式，使主处理器和协处理器（FPU：Floating Point number processing Unit，浮点数处理单元）各自的命令执行动作变化。根据该专利文献1，将主处理器和协处理器（FPU）的命令执行模式（串行标量：serial scalar）统一，在执行浮动小数点命令（相当于协处理器）时，进行使主处理器的命令执行模式依据于协处理器（FPU）侧的控制。由此，能够同时进行主处理器和协处理器的处理。

现有技术文献

专利文献

专利文献1：日本特开平7－319694号公报

发明概要

发明要解决的问题

但是，在上述的技术中，虽然通过使主处理器侧的命令执行模式与协处理器侧的动作同步，从而能够使动作单纯化并提高性能，但是其另一方面，存在有关主处理器和协处理器的软件调试效率下降的问题。

发明内容

本发明的目的在于，提供能够高效地调试一个处理器的动作和另一个处理器的动作的多处理器系统及方法。

用于解决问题的手段

为了达到上述目的，本发明的多处理器系统，具有第1处理器、和接收来自该第1处理器的通知并执行处理的第2处理器，其特征在于，所述第1处理器具有：判别单元，判别是否设定了调试模式；确定单元，从命令串中逐次确定成为执行对象的命令；执行单元，在所确定的命令是处理委托命令的情况下，向所述第2处理器进行基于该处理委托的通知，在所确定的命令不是处理委托命令的情况下执行该所确定的命令；以及检测单元，对所述第2处理器已结束与所述通知相对应的处理这一情况进行检测，在由所述判别单元判别为设定了调试模式的情况下，所述确定单元在确定处理委托命令时，中止以后的命令的确定，在检测到所述结束时重新开始命令的确定。

发明效果

根据上述结构，多处理器系统在由所述判别单元判别为设定了调试模式的情况下，在确定处理委托命令时，使以后的命令的确定停止，在检测到所述结束时重新开始命令的确定。因此，多处理器通过在确定处理委托命令时使以后的命令的确定停止，使得第2处理器处理的命令和确定处理委托命令时的以后的命令不会并行发行，因而能够高效地进行调试。

附图说明

图1是表示多处理器系统10的结构的图。

图2是表示发行命令决定处理的流程图。

图3是说明通常模式时的主处理器11和协处理器12的处理的图。

图4是说明调试模式时的主处理器11和协处理器12的处理的图。

图5是表示多处理器系统1000的结构的图。

图6是表示发行命令决定处理的流程图。

图7是说明第2调试模式时的主处理器1001和协处理器1002的处理的图。

图8是说明使用多处理器系统10的解码处理的图。

图9是说明使用多处理器系统10的编码处理的图。

具体实施方式

（作为本发明的基础的认识）

在上述专利文献1中公开的技术如上所述，通过使主处理器侧的命令执行模式与协处理器侧的动作同步，能够使动作单纯化并提高性能。