[发明专利]用于生长III-V外延层的方法

说明书

发明领域

本发明涉及一种在衬底上生长III-V外延层的方法、一种半导体结构、以及包括这样的结构的设备，该半导体结构包括衬底、位于衬底顶部的缓冲层，其中，导电路径出现在衬底和缓冲层之间。

技术背景

在Si衬底上沉积例如III-N外延层时，从沉积A1N层开始生长来抑制Si衬底的所谓“Ga回熔”。在Si和A1N之间的界面处，由于在界面处的能带排列或由于Ga扩散到Si中，形成了导电层。这一导电层对在Si上的这样的III-N缓冲层顶部上构建的设备的射频操作和高压操作两者都是有害的。

在RF设备的情况下，RF信号可与这一层电容耦合，这引起传播的信号的所不期望的损耗。

在具有充分高的接触间距的高电压设备的情况下，通过由从接触（contact）到III-N/Si界面的两个垂直管脚构成的路径和III-N/Si界面本身处的导电路径，该设备将在高场强条件下过早击穿。换言之，已经观察到，即使在源极和漏极区域之间距离较大，硅上的AlGaN/GaN HEMT设备也具有饱和击穿电压。击穿饱和度大小因变于是外延层叠层的总厚度，因此高的击穿电压要求厚的外延层，这可导致大的晶片翘曲度或破裂层，且增加晶片的成本。文档CN101719465（A）提供了一种用于制造硅衬底GaN基半导体材料的方法，该方法旨在解决通过在延伸GaN基半导体材料的工艺中由Ga引起的重新熔化硅表面的问题，以改进产品质量和生产效率。该方法包括下列步骤：在专门用于生长氮化铝缓冲层的第一MOCVD的反应室中，在硅衬底上生成氮化铝缓冲层，并在该步骤完成之后取出氮化铝缓冲层，以便形成供稍后使用的硅衬底氮化铝模板；并将供稍后使用的硅衬底氮化铝模板放置在用于生长GaN基半导体材料的第二MOCVD的反应器中，以便扩展GaN基半导体材料；并在该步骤完成之后取出硅衬底氮化铝模板，以便形成硅衬底GaN基半导体材料。该方法可适用于生产发光二极管、二极管激光器、电源设备等等的产品。

Umeda等人在“Blocking-Voltage Boosting Technology for GaN Transistors by Widening Depletion Layer in Si Substrates（通过展宽Si衬底中的耗尽层的GaN晶体管的阻断电压提升技术）”（2010年IEEE电子设备会议，加利福尼亚州旧金山市，第20.5.1-20.5.4页）中提出了一种新颖技术，该技术通过展宽高阻Si衬底中的耗尽层来提升AlGaN/GaN异质结场效应晶体管（HFET）的阻断电压。阻断电压提升（BVB）技术把芯片的外围区域处的离子注入用作沟道截断环，来终止来自AlN/Si处的界面反转层处的漏电流。通过沟道截断环的帮助，在衬底中展宽了耗尽层，这增加了HFET的阻断电压。借助于BVB技术，对于Si上的薄至1.4μm的外延GaN，HFET的截止态击穿电压从没有沟道截断环时的760V增加到高达1340V。这一技术极大帮助了提高阻断电压，即使是对于Si上的薄外延GaN来说也是如此，这引起制造成本的进一步下降。

然而，这种方法并不一定解决击穿饱和度的问题。

Srivastava等人在“Record Breakdown Voltage（2200V）of GaN DHFET on Si With2-μm Buffer Thickness by Local Substrate Removal（借助于局部衬底去除的Si上的带有2μm缓冲层厚度的GaN DHFET的记录击穿电压（2200V））”（EDL32-12011）中提出一种局部衬底去除技术（位于源极到漏极区域下），使人想起穿硅通孔并报告了Si（111）衬底上仅2μm厚的AlGaN缓冲层的AlGaN/GaN/AlGaN双异质结构FET的有史以来达到的最高击穿电压（VBD）。在局部Si去除之前，栅极–漏极距离（L_GD）≥8μm时，V_BD饱和度处于～700V。然而，在局部蚀刻掉衬底之后，对于具有L_GD=20μm的设备，测得V_BD的记录为2200V。此外，根据Hall（霍尔）测量，得出结论，局部衬底去除集成方法对2D电子气沟道性质没有影响。

劣势在于，现在有源设备被定位在非常薄的薄膜上，这可以引起可靠性问题，且去除载体衬底对层叠的热阻率具有负面影响。

在另一方法中使用了SOI衬底，其中，把沟槽蚀刻为穿过半导体衬底到达（或穿过）掩埋的绝缘体层，把所谓的“源极岛”和“漏极岛”与底层处理晶片完全隔离开来。