[发明专利]Δ调制的低功率EHF通信链路

权利要求书

1.一种用于传送经调制的EHF信号的系统，其包括：

调制电路，其响应于双电平发射信息信号，用于当所述发射信息信号处于第一信息状态时产生具有EHF频率的发射输出信号，且当所述发射信息信号处于不同于所述第一信息状态的第二信息状态时抑制所述发射输出信号；

发射变换器，其可操作地耦合到所述调制电路且响应于所述发射输出信号以将所述发射输出信号转换为电磁信号；以及

边沿检测电路，其响应于二进制数据输入信号用于产生所述双电平发射信息信号，所述数据输入信号在表示数据位‘1’时具有持续位周期时间的第一二进制状态且当表示数据位‘0’时具有持续所述位周期时间的第二二进制状态，所述第一二进制状态与所述第二二进制状态之间存在转变，所述边沿检测电路产生所述双电平发射信息信号，所述双电平发射信息信号包含响应于所述第一与第二二进制状态之间所述数据输入信号的每一转变产生的边沿指示脉冲，所述发射信息信号的所述第一信息状态为当所述边沿指示脉冲正发生时的状态。

2.根据权利要求1所述的系统，其中所述边沿指示脉冲具有小于所述位周期时间的持续时间。

3.根据权利要求2所述的系统，其中所述边沿指示脉冲的所述持续时间小于所述位周期时间的十分之一。

4.根据权利要求1所述的系统，其中所述边沿检测电路包含：

D型正边沿触发器，其具有处于连续逻辑‘1’状态的第一D输入、用于接收所述数据输入信号的第一时钟输入，以及用于接收所述双电平发射信息信号的第一复位输入，所述正边沿触发器响应于所述第一D输入、所述第一时钟输入和所述第一复位输入上的所述信号的所述状态产生第一触发器输出信号；以及

D型负边沿触发器，其具有处于连续逻辑‘1’状态的第二D输入、接收所述数据输入信号的补数的第二时钟输入，以及用于接收所述双电平发射信息信号的第二复位输入，所述负边沿触发器响应于所述第二D输入、所述第二时钟输入和所述第二复位输入上的所述信号的所述状态产生第二触发器输出信号；以及

OR逻辑门，其响应于所述第一触发器输出信号和所述第二触发器输出信号以产生所述双电平发射信息信号。

5.根据权利要求4所述的系统，其中所述双电平信息信号延迟第一延迟的时间随后施加到所述第一复位输入，所述双电平信息信号具有对应于所述数据输入信号中的趋正转变的第一边沿指示脉冲，所述第一边沿指示脉冲各自具有比对应于趋负转变的第二边沿指示脉冲的每一者长的持续时间。

6.根据权利要求5所述的系统，其进一步包括：

接收变换器，其响应于所述电磁信号，用于将所述电磁信号转换为对应于所述发射输出信号的接收输入信号，所述接收输入信号具有持续间歇周期的第一信号强度以及除此之外所述接收输入信号具有小于所述第一信号强度的第二信号强度；以及

解调电路，其可操作地耦合到所述接收变换器且响应于所述接收输入信号，当所述接收输入信号具有所述第一信号强度时所述解调电路再产生具有第三信息状态的接收信息信号，且当所述接收输入信号具有所述第二信号强度时所述解调电路再产生具有第四信息状态的接收信息信号。

7.根据权利要求6所述的系统，其进一步包括耦合到所述解调电路的取样电路，所述取样电路响应于所述接收信息信号以产生数据输出信号，所述数据输出信号在表示数据位‘1’时具有持续位周期时间的第三二进制状态且当表示数据位‘0’时具有持续所述位周期时间的第四二进制状态，每当所述接收信息信号具有所述第三信息状态时，所述取样电路产生所述第三二进制状态与所述第四二进制状态之间所述数据输出信号中的转变。

8.根据权利要求7所述的系统，其中所述取样电路包含D型接收触发器，其接收D输入和时钟输入上的所述接收信息信号，其中所述时钟输入上的所述接收信息信号延迟包含至少所述第一延迟的第二延迟的时间；以及产生当所述接收信息信号具有持续长于所述第一延迟的持续时间的所述第三信息状态时具有从所述第四二进制状态到所述第三二进制状态的转变的所述输出数据信号。

9.根据权利要求1所述的系统，其中所述边沿检测电路产生具有对应于所述数据输入信号中的趋正转变的边沿指示脉冲的所述双电平信息信号，所述边沿指示脉冲具有与对应于趋负转变的边沿指示脉冲的持续时间不同的持续时间。