[发明专利]用于数字硅光电倍增器阵列的位置敏感的读出模式

权利要求书

1.一种装置，包括：

光子探测器（10），其包括：

探测器阵列（12），其包括单光子雪崩二极管（SPAD）探测器（14），所述单光子雪崩二极管（SPAD）探测器被配置为响应于光子的冲击而击穿，

触发电路（34），其被配置为响应于所述探测器阵列的SPAD探测器的击穿而生成触发信号，以及

锁存器（20、22），其被配置为存储所述探测器阵列中击穿的SPAD探测器的位置坐标，所述锁存器被配置为响应于由所述触发电路生成的触发信号而锁存。

2.根据权利要求1所述的装置，还包括：

至少一个延迟元件（40、42），其将所述触发信号到所述锁存器（20、22）的传播延迟了延迟时间（60、70），所述延迟时间有效地确保一旦锁存，所述锁存器存储这样的SPAD探测器（14）的位置坐标：所述SPAD探测器的击穿令所述触发电路（34）生成所述触发信号。

3.根据权利要求1所述的装置，还包括：

至少一个延迟元件（40、42），其将所述触发信号到所述锁存器（20、22）的传播延迟了积分时间间隔（60i），使得所述锁存器在锁存之后为在所述积分时间间隔上击穿的SPAD探测器提供位置坐标。

4.根据权利要求1-3中任一项所述的装置，其中，所述锁存器（20、22）包括：

行锁存器（22），其中，每个行锁存器与所述探测器阵列（12）的对应行的SPAD探测器（14）的逻辑“或”组合相连接；以及

列锁存器（20），其中，每个列锁存器与所述探测器阵列（12）的对应列的SPAD探测器的逻辑“或”组合相连接。

5.根据权利要求1-4中任一项所述的装置，其中，包括所述探测器阵列（12）、所述触发电路（34）和所述锁存器（20、22）的所述光子探测器（10）单片集成地设置于硅衬底（16）上。

6.根据权利要求1-5中任一项所述的装置，其中，所述光子探测器（10）还包括：

时间数字转换器（TDC）电路（28），其被配置为，为由所述触发电路（34）生成的触发信号生成数字时间戳。

7.根据权利要求6所述的装置，其中，所述光子探测器（10）还包括：

处理和输出电路（30），其生成并输出：（1）光子探测位置，所述光子探测位置包括处于击穿中的SPAD探测器（14）的，基于在响应于由所述触发电路（34）生成的触发信号而锁存之后的所述锁存器（20、22）中存储的值的位置坐标；以及（2）由所述TDC电路（28）为令所述锁存器锁存的所述触发信号生成的数字时间戳。

8.根据权利要求7所述的装置，其中，所述处理和输出电路（30）还被配置为响应于指示两个或更多SPAD探测器（14）处于击穿的、在锁存之后的所述锁存器输出错误信号。

9.根据权利要求1-8中任一项所述的装置，还包括：

正电子发射断层摄影（PET）扫描器（90），其包括被布置成环绕感兴趣区域（92）的探测器环的多个所述光子探测器（10）。

10.一种方法，包括：

提供包括单光子雪崩二极管（SPAD）探测器（14）的探测器阵列（12），所述单光子雪崩二极管（SPAD）探测器被配置为响应于光子的冲击而在一位置击穿；

提供锁存器（20、22），所述锁存器被配置为存储所述探测器阵列中击穿的SPAD探测器的位置坐标；

响应于所述探测器阵列的SPAD探测器的击穿（50）生成（52）触发信号；并且

响应于所述触发信号锁存（62、64、66、72、74、76）所述锁存器。

11.根据权利要求10所述的方法，还包括：

将所述触发信号到所述锁存器（20、22）的传播延迟了延迟间隔（60、70），所述延迟间隔有效地确保所述锁存器存储这样的SPAD探测器（14）的位置坐标：所述SPAD探测器的击穿在所述锁存（62、64、66、72、74、76）之前导致所述触发信号的生成。

12.根据权利要求10-11中任一项所述的方法，还包括：

在所述锁存（62、64、66、72、74、76）之后，读取（30）所述锁存器（20、22）以确定这样的SPAD探测器（14）的位置：所述SPAD探测器的击穿导致所述触发信号的生成（52）。