[发明专利]堆叠模块以及所用中介层

说明书

技术领域

本发明是一种由多个半导体器件堆叠而成的堆叠模块(以下亦称堆叠器件模块)，进而言之，是一种能抑制因大功率半导体器件升温，从而保证稳定工作的堆叠模块以及所用中介层。

背景技术

近年，以硅为代表的半导体工业领域技术进步巨大。不论工业民生，器械或系统的小型化、轻量化、低价格化、高功能化等均得益于此。另一方面，对半导体器件的高集成度化、高速化、高功能化的期待并未停止，包括小型化。

作为应对之策，是缩小器件基本单元(例晶体管)的尺寸，以达到增加器件数量的目的。此策的优点是，细微化提高了工作频率(高速化)；高集成度带来了高功能化(或减少装载的半导体器件数量)。然而，高速化和高集成度化也增加了半导体器件的内部电力消耗。带来了性能不稳或半导体器件本身受破坏的危险性。为降低此类危险，半导体器件的散热技术(或冷却技术)是必不可少的。

以前就有多种半导体器件的降温技术。如将散热叶片(多为铝合金制)贴在大功率半导体器件上，对叶片加以吹风，用流动空气冷却的技术。在功率较低(例如数瓦)时，能以此技术解决。然而，最新的半导体器件功率很大，电脑CPU等可能高达100瓦以上。此类大功率半导体器件，若不能充分散热，则可能因半导体器件升温导致热失控或热破坏。因此，半导体器件的极限性能可谓受制于散热技术。

由多个半导体器件堆叠而成「堆叠模块(堆叠器件模块)」，可以较容易实现高集成度。在此结构中，下层的半导体器件的功耗发热，不仅使其本身升温，亦会影响上层的半导体器件。堆叠模块的上层若有对动作温度敏感的半导体器件时，则可能导致堆叠模块整体的热不稳定。因此对堆叠模块封装结构而言，最好是大功率半导体器件的功耗发热在传至上层半导体器件之前排出于外，以免堆叠器件间产生热扩散。

图31所示，是公知的堆叠器件(堆叠模块)的封装结构。该图是专利文献1中的图1A。

图31中，堆叠模块110由符号110a、110b、110c堆叠而成。符号110a、110b、110c各有多条蚀刻而成的通道175(图31中，符号175只表示了主要通道)。向通道175内灌流流体(冷媒)，即可冷却堆叠模块110。流体只流动于堆叠的110a、110b、110c之间形成的狭窄通道175内。此外，如110a、110b、110c是半导体晶片，其厚度通常是数百微米(μｍ)以下。

在110a、110b、110c的垂直方向，经由符号123所示的TSV(Through Silicon Via,硅贯通电极)彼此相互导通。

[专利文献]

[专利文献1]美国发明专利申请公开第2009/031186号说明书

发明内容

图31所示的堆叠模块(堆叠器件模块)封装结构中，通道175形成为宛如「柱林回廊」，且其高度在数百微米(μｍ)以下，因此向通道175内灌流流体(冷媒)的阻抗很大。

又，图31用符号111下侧向下箭头与向右箭头标明了流体的流向。沿向下箭头流入堆叠模块110周围的流体，不仅沿右箭头流入110a、110b、110c之间的通道175内，也会在110a、110b、110c周围流动。如上所述通道175的高度较低、而110a、110b、110c周围空间宽广，则可想见使流体难以流入通道175内，大部分流体会在110a、110b、110c周围流动。而且，通道175依存于110a、110b、110c；(沿流体的流向的)形状各异。很难保证各层通道175间的均一流量。

前述可知，图31的封装结构，并不易实现110a、110b、110c的充分冷却(或使110a、110b、110c充分散热)。

再者，由于在设置于堆叠模块110下层的110c的功耗发热，不仅会引起晶片110c升温度，而且会影响其上层的110a、110b。因此不仅要冷却堆叠模块110本身，最好是抑制下层的110c发热的传递。然而，由于难以实现各层通道175间的均一流量，从而难以抑制110a、110b、110c间的热扩散。

本发明是考虑了前述因素，其目的是提供一种即使由大功率半导体器件堆叠而成，亦能抑制因半导体器件的功耗发热引起的升温，从而保证系统稳定工作的堆叠模块以及所用中介层。

本发明另一目的是提供一种，通过抑制半导体器件间的热扩散，从而达到抑制堆叠模块整体升温的堆叠模块以及所用中介层。

其他未明记的本发明目的，通过以下说明及附图即可明了。

[技术方案]

(1)本发明堆叠模块的特征是：

由中介层；

设置于前述中介层一侧的1个以上的第1半导体器件；