[发明专利]超结肖特基PIN二极管有效
申请号: | 201280038385.X | 申请日: | 2012-07-19 |
公开(公告)号: | CN103718297B | 公开(公告)日: | 2018-08-14 |
发明(设计)人: | 渠宁;A.格尔拉赫 | 申请(专利权)人: | 罗伯特·博世有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/872;H01L21/329 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 杜荔南;胡莉莉 |
地址: | 德国斯*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 超结肖特基 pin 二极管 | ||
1.一种半导体芯片,具有:
- n+型掺杂的衬底(10),在所述n+型掺杂的衬底(10)上存在n型掺杂的外延层(20),所述n型掺杂的外延层(20)具有在所述外延层中引入的、以p型掺杂的半导体材料填充的沟槽(30),所述沟槽在其上侧分别具有高度p型掺杂的区域(40),使得存在具有第一宽度(Wn)的n型掺杂的区域与具有第二宽度(Wp)的p型掺杂的区域的交替布置,
- 在所述半导体芯片的前侧设置的第一金属层(50),所述第一金属层与所述n型掺杂的外延层(20)形成肖特基接触部并且与所述高度p型掺杂的区域(40)形成欧姆接触部,并且用作阳极电极,
- 在所述半导体芯片的背侧设置的第二金属层(60),所述第二金属层是欧姆接触部并且用作阴极电极,其中
- 在n型掺杂的区域和相邻的p型掺杂的区域之间分别设置有介电层(70),
其特征在于,
- 存在肖特基二极管与PiN二极管的组合,所述肖特基二极管与PiN二极管彼此电隔离并且一起形成超结结构,使得在施加截止电压的情况下所述n型掺杂的区域和所述p型掺杂的区域的所有掺杂原子被电离,其中在导通方向上在PiN二极管中出现高注入,在所述高注入的情况下所注入的少数载流子超出所述p型掺杂的区域的掺杂浓度。
2.根据权利要求1所述的半导体芯片,其特征在于,所述以p型掺杂的半导体材料填充的沟槽(30)在其下侧分别与所述n+型掺杂的衬底(10)接触。
3.根据权利要求1所述的半导体芯片,其特征在于,所述以p型掺杂的半导体材料填充的沟槽(30)的下侧分别具有相对于所述n+型衬底(10)的距离(DS)。
4.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述n型掺杂的外延层(20)和所述p型掺杂的沟槽(30)的宽度和掺杂是如此选择的,使得在存在最大截止电压的情况下所述n型掺杂的外延层(20)和所述p型掺杂的沟槽(30)完全耗尽。
5.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述介电层(70)是二氧化硅层。
6.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述n型掺杂的区域)的第一宽度(Wn)和所述p型掺杂的区域的第二宽度(Wp)位于1μm和4μm之间的范围中,所述n型掺杂的区域和所述p型掺杂的区域的深度位于30μm和80μm之间,并且所述介电层(70)的宽度位于10nm和100nm之间的范围中。
7.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述p型掺杂的沟槽(30)以条形布置或以岛的形式布置。
8.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述p型掺杂的沟槽(30)被蚀刻到所述n型掺杂的外延层(20)中。
9.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述半导体芯片实现在压入二极管壳体中。
10.根据以上权利要求1至3之一所述的半导体芯片,其特征在于,所述半导体芯片是机动车发电机的整流器的组成部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于罗伯特·博世有限公司,未经罗伯特·博世有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280038385.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:扶正器环箍二次折弯装置
- 下一篇:用于钢材支撑架的升降座
- 同类专利
- 专利分类