[发明专利]自适应均衡器

说明书

技术领域

本发明涉及在频域进行针对时域信号的自适应均衡处理的自适应均衡器。

背景技术

在无线传播路径中，由于反射物等而产生基波以外的多路径波。因此，无线信号的接收装置需要消除其影响。北美地域或韩国等的数字电视广播方式即ATSC(Advanced Television Systems Committee，高级电视系统委员会)方式采用了单载波调制。因此，与采用了多载波调制的OFDM(Orthogonal Frequency Division Multiplexing，正交频分复用)系统等其他广播标准不同，ATSC方式的接收装置以自适应均衡器的应用为前提。

一般，单载波调制进行在时域的自适应均衡处理。然而，在时域的自适应均衡处理中，需要在滤波处理及系数更新处理中进行卷积运算，并且电路规模伴随抽头数增大而变大。

因此，存在不是在时域而是在频域进行对时域信号的自适应均衡处理的技术(例如，参照专利文献1、专利文献2及非专利文献1)。专利文献1、专利文献2及非专利文献1中记载的技术(以下称为“以往技术”)，通过快速傅里叶变换将时域信号变换为频域信号后进行自适应均衡处理。而且，以往技术中，通过快速傅里叶逆变换将自适应均衡处理后的频域信号变换为时域信号。在使用了这样的以往技术的单载波调制信号的接收装置中，能够在抑制电路规模增大的同时，提高接收性能。

在先技术文献

专利文献

专利文献1：日本特表2004-503180号公报

专利文献2：日本特表2004-530365号公报

非专利文献

非专利文献1：John J.Shynk，″Frequency-Domain and Multirate Adaptive Filtering″，IEEE SP MAGAZINE，January1992，p.14-37

发明内容

发明要解决的问题

但是，以往技术中，在所需要的抽头数多的情况下，或者需要高速地进行接收处理的情况下，存在自适应均衡器中需要的工作时钟频率变高的问题。以往技术中，若工作时钟频率增加，则产生自适应均衡器的功耗增大、或者在向FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)封装的情况下出现故障等问题。因此，希望在频域进行对时域信号的自适应均衡处理的自适应均衡器中能够尽量抑制电路规模的增大及工作时钟频率的增加。

本发明的目的是提供在频域进行针对时域信号的自适应均衡处理的自适应均衡器中能够抑制电路规模的增大及工作时钟频率的增加的自适应均衡器。

解决问题的方案

本发明的自适应均衡器是在频域进行针对时域信号的自适应均衡处理的自适应均衡器，具有进行快速傅里叶变换和快速傅里叶逆变换中的至少一个变换的信号变换单元，所述信号变换单元具有：能够对2M(M为自然数)样本量的信号进行读写的存储器；能够访问所述存储器的2M个寄存器；M个蝶形运算单元；以及对所述2M个寄存器和所述M个蝶形运算单元之间的连接状态进行切换的切换控制单元。

发明效果

根据本发明，在频域进行针对时域信号的自适应均衡处理的自适应均衡器中，能够抑制电路规模的增大及工作时钟频率的增加。

附图说明

图1是表示本发明实施方式1的自适应均衡器的结构的方框图。

图2是表示本发明实施方式1中的各信号变换单元的处理定时的一例的图表。

图3是表示本发明实施方式1的信号变换单元的结构的第一例的方框图。

图4是表示本发明实施方式1的信号变换单元的结构的第二例的方框图。

图5是表示本发明实施方式1的信号变换单元的结构的第三例的方框图。

图6是表示本发明实施方式2的自适应均衡器的结构的第一例的方框图。

图7是表示本发明实施方式2中的时域滤波器的结构的一例的方框图。

图8是表示本发明实施方式2中的蝶形运算单元的外围的结构的一例的方框图。

图9是表示本发明实施方式2中的寄存器外围的结构的第一例的方框图。

图10是表示本发明实施方式2中的寄存器外围的结构的第二例的方框图。

图11是表示本发明实施方式2中的寄存器外围的结构的第三例的方框图。

图12是表示本发明实施方式2的自适应均衡器的结构的第二例的方框图。

图13是表示本发明实施方式3的自适应均衡器中的存储器外围的结构的第一例的方框图。