[发明专利]用于非易失性存储器的部分编程块的读取补偿

说明书

背景技术

本公开涉及用于非易失性存储器的技术。

半导体存储器已变得日益流行于在各种电子设备中使用。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器（EEPROM）和快闪存储器位列最流行的非易失性半导体存储器当中。与传统的全功能EEPROM形成对照，使用快闪存储器（也是一种类型的EEPROM），可以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。可以将存储元件的阵列划分成大量的存储元件的块。

传统的EEPROM和快闪存储器两者都利用浮置栅极，该浮置栅极位于半导体基板中的沟道区之上并且与其绝缘。浮置栅极位于源极区与漏极区之间。控制栅极设置在浮置栅极上并且与其绝缘。由此形成的晶体管的阈值电压（Vth）由浮置栅极上所保留的电荷量控制。亦即，在晶体管被接通以允许在它的源极与漏极之间进行传导之前必须施加给控制栅极的最小电压量由浮置栅极上的电荷电平控制。

一些EEPROM和快闪存储器设备具有拥有浮置栅极的用于存储两个范围的电荷的存储元件或单元，因此，可以在两个状态例如擦除状态和编程状态之间对存储元件进行编程/擦除。这样的快闪存储器设备有时被称为二元快闪存储器设备，这是因为每个存储元件可以存储一位数据。

通过识别多个不同的容许/有效的编程阈值电压范围来实现多状态（也称为多级）快闪存储器设备。每个不同的阈值电压范围与存储器设备中所编码的一组数据位的预定值对应。例如，当存储元件可以置于与四个不同的阈值电压范围对应的四个离散电荷带中之一中时，每个存储元件可以存储两位数据。

典型地，在编程操作期间施加给控制栅极的编程电压Vpgm被施加为随着时间过去而量值增加的一系列脉冲。该编程电压可以被施加给所选择的字线。在一种可能的方式中，脉冲的量值随着每个连续的脉冲而增加预定的步长例如0.2V至0.4V。Vpgm可以被施加给快闪存储器元件的控制栅极。在编程脉冲之间的时期内进行验证操作。亦即，在连续的编程脉冲之间读取正在进行并行编程的一组存储元件中的每个存储元件的编程电平，以确定该编程电平是否等于或大于正在编程该元件的验证电平。对于多状态快闪存储器元件阵列而言，可以针对元件的每个状态进行验证步骤，以确定该元件是否已经达到其数据相关联的验证电平。例如，能够以四个状态存储数据的多状态存储器元件可能需要针对三个比较点进行验证操作。

此外，当对EEPROM或快闪存储器设备诸如NAND串中的NAND快闪存储器设备进行编程时，典型地将Vpgm施加给控制栅极并且将位线接地，使得来自存储元件的沟道的电子被注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变成带负电，并且存储元件的阈值电压升高，使得存储元件被认为处于编程状态。

然而，随着存储器设备尺寸缩小，存储器设备中的电磁耦合效应变得日益重要。

附图说明

图1A是NAND串的一个实施方式的顶视图。

图1B是NAND串的等效电路图。

图2是NAND串的横截面图。

图3是描绘三个NAND串的电路图。

图4是NAND快闪存储器单元阵列的一个实施方式的框图。

图5是非易失性存储器系统的一个实施方式的框图。

图6是描绘感测块的一个实施方式的框图。

图7A描绘了四状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储两位数据。

图7B示出了两遍编程技术的第一遍。

图7C示出了图7B的两遍编程技术的第二遍。

图7D示出了另一模糊-精细两遍编程技术的第一遍。

图7E示出了图7D的两遍编程技术的第二遍。

图8A描绘了在编程操作期间施加给所选择的字线的一系列编程脉冲和验证脉冲。

图8B和图8C描述了用于对存储单元进行编程的两种可能顺序。

图9A、9B、9C和9D描绘了一组非易失性存储元件的阈值电压分布，示出了由于对附近的非易失性存储元件进行编程而发生的移位。

图10示出了用于给定页的阈值电压分布的另一示例。

图11是读取非易失性存储器以对部分编程块进行补偿的过程的一个实施方式的流程图。

图12是读取非易失性存储器以对部分编程块进行补偿的过程的一个实施方式的流程图。

图13A是读取非易失性存储器以对部分编程块进行补偿的过程的一个实施方式的流程图。