[发明专利]读出电路及使用该读出电路的非易失性存储器

权利要求书

1.一种读出电路，从包括电阻变化型存储器单元的非易失性存储器阵列读出数据，其具备：

电流负载电路，其从电源向所述非易失性存储器阵列侧所连接的第1及第2输入供给负载电流；

第1放电电路，其通过基于第1放电信号的控制，将所述第1及第2输入的电位放电为接地电平；

均衡电路，其通过基于均衡信号的控制，将所述第1及第2输入的电位短路而设为等电位；

差动电路，其将所述第1及第2输入作为差动输入来接受，并输出作为差动输出的第1及第2读出输出；和

第2放电电路，其通过基于第2放电信号的控制，将所述第1及第2读出输出的电位放电为接地电平。

2.根据权利要求1所述的读出电路，其特征在于，

在该读出电路进行读出动作前，

所述第1放电电路依据于所述第1放电信号，将所述第1及第2输入固定为接地电平，

所述均衡电路依据于所述均衡信号将所述第1及第2输入设定为短路状态，

所述第2放电电路依据于所述第2放电信号，将所述第1及第2读出输出固定为接地电平，

在该读出电路进行读出动作时，

所述第1放电电路依据于所述第1放电信号，解除所述第1及第2输入向接地电平的固定，

所述均衡电路在所述第1放电电路进行的解除后，依据于所述均衡信号将所述第1及第2输入的短路状态的设定解除，

所述第2放电电路在所述均衡电路进行的解除后，依据于所述第2放电信号来解除所述第1及第2读出输出向接地电平的固定。

3.一种读出电路，将电阻变化型存储器单元的数据与参考单元进行比较而读出，其具备：

存储器单元侧输入，其被连接至所述电阻变化型存储器单元；

参考侧输入，其被连接至所述参考单元；

电流反射镜对，其具有一对P沟道晶体管，所述一对P沟道晶体管各自的源极与电源连接，一个P沟道晶体管的漏极与所述一对P沟道晶体管的栅极连接，形成与所述参考侧输入连接的反射镜电流输入漏极，另一P沟道晶体管的漏极形成与所述存储器单元侧输入连接的反射镜电流输出漏极，

第1均衡晶体管，其栅极接受均衡信号，漏极及源极被连接在所述电流反射镜对中的一对P沟道晶体管的漏极间；

第1放电晶体管对，其具有一对N沟道晶体管，所述一对N沟道晶体管各自的栅极接受第1放电信号，一个所述N沟道晶体管的漏极与所述第1均衡晶体管的漏极连接，另一所述N沟道晶体管的漏极与所述第1均衡晶体管的源极连接，所述一对N沟道晶体管各自的源极与接地连接；

差动晶体管对，其具有一对P沟道晶体管，所述一对P沟道晶体管各自的源极与电源连接，一个P沟道晶体管的栅极与所述第1均衡晶体管的漏极连接，另一P沟道晶体管的栅极与所述第1均衡晶体管的源极连接，从所述一对P沟道晶体管的漏极输出作为差动输出的第1及第2读出输出；和

第2放电晶体管对，其具有一对N沟道晶体管，所述一对N沟道晶体管各自的栅极接受第2放电信号，所述一对N沟道晶体管的漏极分别与所述差动晶体管对中的一对P沟道晶体管的漏极连接，所述一对N沟道晶体管各自的源极与接地连接。

4.根据权利要求3所述的读出电路，其特征在于，

还具备筘位晶体管对，其具有一对N沟道晶体管，所述一对N沟道晶体管各自的栅极接受筘位电压输入来作为输入信号，

所述反射镜电流输入漏极经由所述筘位晶体管对中的一个N沟道晶体管的漏极及源极而与所述参考侧输入连接，

所述反射镜电流输出漏极经由所述筘位晶体管对中的另一N沟道晶体管的漏极及源极而与所述存储器单元侧输入连接。

5.根据权利要求4所述的读出电路，其特征在于，

向所述筘位电压输入施加电压，以使所述存储器单元侧输入及所述参考侧输入的输出电压变为500mV以下。

6.根据权利要求4所述的读出电路，其特征在于，

还具备第2均衡晶体管，其具有N沟道晶体管，该N沟道晶体管的栅极接受所述均衡信号，漏极及源极被连接在所述参考侧输入及所述存储器单元侧输入之间。

7.根据权利要求6所述的读出电路，其特征在于，

所述差动晶体管对中的一个P沟道晶体管的栅极取代所述第1均衡晶体管的漏极而与所述第2均衡晶体管的漏极连接，

另一P沟道晶体管的栅极取代所述第1均衡晶体管的源极而与所述第2均衡晶体管的源极连接。