[发明专利]为固定优先级仲裁器提供自适应带宽分配

说明书

背景

主流处理器芯片在高性能和低功率部分中正日益集成附加的功能性，例如图形、显示引擎、安全引擎、PCIe^TM端口（即，遵照高速外设部件互连（PCI Express ^TM（PCIe^TM）规范基础规范2.0版（2007年发布）（在下文中称为PCIe^TM规范）的端口）和其他基于PCIe^TM的外围设备，同时保持对与例如外设部件互连（PCI）局部总线规范3.0版（2002年公布）（在下文中称为PCI规范）之类的PCI规范兼容的设备的遗留系统支持。

由于来自服务器、台式机、移动设备、嵌入式设备、超移动设备和移动因特网设备部分的不同的要求，这样的设计被高度划分。不同的市场寻求使用把处理器核心、存储器控制器、输入/输出控制器和其他部分专用加速部件中的至少一些组合到单个芯片上的单片片上系统（SoC）解决方案。然而，由于把不同的知识产权（IP）块集成在单个管芯上的困难，聚集这些特征的设计发展缓慢。当IP块可以具有各种要求和设计独特性且可以要求多种专用线路、通信协议等等以便允许把它们合并到SoC中时，尤其如此。结果，所开发的每一SoC或其他高级半导体设备要求大量的设计复杂性和定制以便把不同的IP块合并到单个设备中。

一种这样的设计关注领域是仲裁。为了防止系统中的死锁和停机，可以存在仲裁器，以接收来自多个代理的请求并仲裁请求，以便提供对系统的资源的访问批准。在一些系统中，根据固定优先级特权执行仲裁，其中允许特定数量的批准，以便避免较高优先级的请求者挤占较低优先级的请求者。批准操作通常从最高优先级的请求者开始，且进行到最低优先级的请求者。在一些系统中，较低优先级的请求者仅可以在较高优先级的请求者没有活动请求或已经耗尽它们的批准计数时接收到批准。在不存在活动请求、参与仲裁的每一请求者已经耗尽它们的批准计数或不存在来自具有有效批准计数的任何请求者的活动请求时，请求者通常接收重新加载的批准计数。

在常规的固定优先级仲裁方案中，可能无法维持用于非管线化请求的带宽分配。在仲裁器中从出于某种原因不能维持背靠背请求的请求者接收到这些请求。结果，在具有管线化和非管线化输入/输出（I/O）请求者的平台中，非管线化请求者可以实现显著的带宽下降。

附图简述

图1是根据本发明的一种实施例的基本互连体系结构的框图。

图2是根据本发明的一种实施例的互连体系结构的进一步细节的框图。

图3是根据本发明的一种实施例的SoC的高级框图。

图4是根据本发明的另一实施例的系统的框图。

图5是根据本发明的一种实施例的仲裁系统的框图。

图6是根据本发明的一种实施例的仲裁器的框图。

图7是根据本发明的一种实施例的方法的流程图。

图8是根据本发明的一种实施例的系统的一部分的框图。

详细描述

在各种实施例中，可以为固定优先级仲裁器提供自适应带宽分配增强，以便增强对寻求访问所仲裁的资源的请求者的公平性。如下面将进一步讨论的，可以提供滞后级，以便控制何时可以重新加载与请求者相关联的批准计数。

各实施例可以用于多个不同类型的系统。作为示例，在此描述的实现可以结合诸如处理器等的半导体设备或可以在单个半导体管芯上制造的其他半导体设备使用。在各种特定实现中，该设备可以是片上系统（SoC）或包括各种同构和/或异构处理代理的其他高级处理器以及诸如联网组件等的附加组件，例如路由器、控制器、桥接设备、存储器等等。