[发明专利]用于测试集成电路的保险丝熔断可靠性的系统和方法

权利要求书

1.一种保险丝熔断检测电路，包括：

保险丝电路，其包括具有耦合至地面的第一端的保险丝；

共同节点，其耦合至所述保险丝的第二端；

预充电电路，其耦合至所述共同节点以将所述共同节点预充电至预充电“高”电平；

反相器，其具有反相器输出和反相器输入，其中所述反相器输入耦合至所述共同节点；

反馈锁存器，其耦合在电压源与地面之间并具有耦合至所述反相器输出的锁存器输入以及耦合至所述共同节点的锁存器输出；以及

测试电路，其耦合至所述共同节点，其中在正常模式下，所述测试电路为所述反馈锁存器增加强度以用于将所述共同节点保持在所述预充电“高”电平，使得在测试模式下，所述反馈锁存器比在所述正常模式下更弱以用于将所述共同节点保持在所述预充电“高”电平。

2.根据权利要求1所述的检测电路，其中所述保险丝电路还包括：

可定址晶体管，其串联耦合至所述共同节点与所述第一端之间的所述保险丝。

3.根据权利要求1所述的检测电路，还包括：

预充电晶体管，其具有耦合至所述电压源的源极以及耦合至所述共同节点的漏极，其中所述预充电晶体管由存储体激活信号控制以将所述共同节点设置至所述预充电“高”电平。

4.根据权利要求1所述的检测电路，其中所述反馈锁存器包括：

p沟道场效应晶体管(FET)，其具有耦合至所述反相器输出的栅极、耦合至所述电压源的源极以及耦合至所述共同节点的漏极；以及

n沟道FET，其具有耦合至所述反相器输出的栅极、耦合至所述共同节点的源极以及耦合至所述地面的漏极。

5.根据权利要求4所述的检测电路，其中所述测试电路包括：

贡献晶体管，其具有耦合至所述输出的栅极以及耦合至所述共同节点的漏极；以及

开关晶体管，其具有耦合至所述电压源的源极、耦合至所述贡献晶体管的所述源极的漏极以及由测试模式信号控制的栅极。

6.根据权利要求5所述的检测电路，其中所述p沟道FET具有0.8/3.2的宽度/长度尺寸，并且其中所述贡献晶体管具有0.8/1.5的宽度/长度尺寸。

7.根据权利要求5所述的检测电路，其中所述测试电路在所述正常模式期间为活动的并且在所述测试模式期间为不活动的。

8.根据权利要求2所述的检测电路，还包括：

备用保险丝电路，其并联耦合至所述保险丝电路并包括备用保险丝，所述备用保险丝具有耦合至地面的第一端以及在所述共同节点与所述备用保险丝的所述第一端之间串联耦合至所述备用保险丝的备用可定址晶体管。

9.根据权利要求1所述的检测电路，还包括：

保险丝熔断系统，其耦合至所述保险丝使得在启动时将所述保险丝熔断至开路。

10.一种用于测试保险丝的保险丝熔断状态的可靠性的方法，包括：

提供保险丝电路，其包括具有耦合至地面的第一端以及耦合至共同节点的第二端的保险丝；

提供预充电电路，其耦合至所述共同节点以将所述共同节点预充电至预充电“高”电平；

提供反相器，其具有反相器输出和反相器输入，其中所述输入耦合至所述共同节点；

提供反馈锁存器，其耦合在电压源与地面之间并具有耦合至所述反相器输出的锁存器输入以及耦合至所述共同节点的锁存器输出；以及

提供测试电路，其耦合至所述共同节点，其中在正常模式下，所述测试电路为所述反馈锁存器增加强度以用于将所述共同节点保持在所述预充电“高”电平，使得在测试模式下，所述反馈锁存器比在所述正常模式下更弱以用于将所述共同节点保持在所述预充电“高”电平。

11.根据权利要求10所述的方法，还包括：

通过启动串联耦合至所述共同节点与所述第一端之间的所述保险丝的可定址晶体管来定址所述保险丝电路。

12.根据权利要求11所述的方法，还包括：

发送所述测试电路的所述正常模式的信号；以及

启动所述测试电路。

13.根据权利要求11所述的方法，还包括：

发送所述测试电路的所述测试模式的信号；以及

禁用所述测试电路。