[发明专利]干蚀刻方法

说明书

技术领域

本发明涉及形成于基板上的立体性三维结构元件的硅层的干蚀刻。

背景技术

半导体元件的高集成化逐年进展。迄今为止，为了增加集成度，需要增加单位表面积集成的半导体元件的个数，因此用于使电路线宽变细的微细加工技术得到进展。但是，若元件的微细化过度进展则误动作增加得到指摘。

因此，近年尝试开发相对于基板面不仅向着平行方向、而且向着垂直方向排列元件的三维结构半导体元件(专利文献1)。不仅如以往那样，相对于基板面在平行方向上形成元件，而且在单晶硅等基板面上交替形成几层硅电极和绝缘体的膜，通过反应性离子蚀刻等各向异性工艺形成许多贯通所得到的层叠膜的20～200nm程度的微细的孔或槽，进而，对出现于前述孔或槽的内侧面的特定层(例如硅电极层)的形状进行加工，由此形成相对于基板面也向着垂直方向排列半导体元件而成的立体性三维结构元件。例如报告了在大容量存储器BiCS的制造中，通过BiCS存储器孔蚀刻，将对于Si电极层和氧化硅绝缘层贯通的孔进行等离子体蚀刻的方法(非专利文献1)。

为了对出现于前述孔或槽的内侧面的特定层进行加工以赋予作为电容器、晶体管的功能性，需要进行蚀刻处理。作为这种蚀刻处理，采用使用具有与该特定层的选择性的反应特性的化学溶液来去除的湿式蚀刻法、使用具有与该特定层的选择性反应特性的气体来去除的干蚀刻法。

通过干蚀刻法将出现于微细的孔的内侧面的硅层蚀刻时，需要对于基板面在平行方向上进行蚀刻，因此使用能够进行各向同性蚀刻的ClF₃、XeF₂气体(非专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开2010-225694号公报

非专利文献

非专利文献1：市川尚志、東芝レビュー(Toshiba Review)、vol.66,No.5(2011)

非专利文献2：Gregory T.A.Kovacs,Proceedings of the IEEE,vol.86(8),pp1536-1551,1998

发明内容

发明要解决的问题

非专利文献1中所示的现有的三维结构半导体元件的制造中，通过蚀刻处理进行形状加工的多层特定层存在于前述孔内或槽内的不同深度，因此孔径或槽的宽度越微细则每层被蚀刻的特定层的蚀刻深度越不均、对于孔或槽的深度方向得不到蚀刻深度的均匀性(以下称为“蚀刻深度的均匀性”)的倾向越高，这成为引起元件性能变差的原因之一。

因此，对于出现于前述孔或槽的内侧面的特定层的蚀刻处理而言，期待蚀刻深度不依赖于前述孔或槽的深度方向的蚀刻方法。

本发明的目的在于，提供在作为出现于前述孔或槽的内侧面的特定层的硅层的蚀刻中，能够抑制对于前述孔或槽的深度方向的蚀刻深度的不均匀化的蚀刻方法。

用于解决问题的方案

本发明人等进行了深入地研究，结果发现，通过使用在选自ClF₃、BrF₅、BrF₃、IF₇、IF₅中的至少一种气体中混合F₂而成的气体作为蚀刻气体，能够对于前述孔或槽内的深度方向、抑制出现于前述孔或槽的内侧面的硅层的蚀刻深度的不均匀化，从而完成了本发明。

即，本发明提供一种干蚀刻方法，其特征在于，其为在形成于基板上的、具有硅层和绝缘层层叠而成的层状结构的层叠膜中，对于出现于在与基板面垂直的方向上形成的孔或槽的内侧面的硅层，使用蚀刻气体进行蚀刻的干蚀刻方法，作为蚀刻气体，使用含有选自ClF₃、BrF₅、BrF₃、IF₇、IF₅中的至少一种气体和F₂的气体。

前述蚀刻气体中含有的ClF₃、BrF₅、BrF₃、IF₇、IF₅或F₂的分压优选分别为1Pa以上且2000Pa以下。前述蚀刻气体中可以还含有选自N₂、He、Ar中的至少一种气体。另外，优选使前述蚀刻气体与温度为-30℃以上且100℃以下的基板接触。