[发明专利]采用用于边缘终端元件的凹处的边缘终端结构

权利要求书

1.一种半导体设备，包括：

漂移层，其具有与活性区域和边缘终端区域相关联的第一表面，所述边缘终端区域同所述活性区域基本上横向相邻，其中所述漂移层主要地掺杂有第一电导率类型的掺杂材料，并且所述边缘终端区域包括延伸到所述漂移层中的多个边缘终端元件凹处；

多个第一掺杂区域，其延伸到在所述多个边缘终端元件凹处中对应多个的附近的漂移层中以形成多个边缘终端元件，其中所述多个第一掺杂区域掺杂有第二电导率类型的掺杂材料，所述第二电导率类型与所述第一电导率类型相对；和

在所述第一表面的活性区域之上的用以形成肖特基结的肖特基层。

2.根据权利要求1所述的半导体设备，其中所述边缘终端区域具有从所述第一表面延伸到所述漂移层中的边缘终端凹处，并且所述多个边缘终端元件凹处被形成在所述边缘终端凹处的底面中。

3.根据权利要求2所述的半导体设备，其中凹井被形成在所述边缘终端凹处的底面下方的漂移层中，并且所述凹井掺杂有第二电导率类型的掺杂材料。

4.根据权利要求2所述的半导体设备，其中所述边缘终端凹处大于0.2微米深。

5.根据权利要求2所述的半导体设备，其中所述边缘终端凹处在大约0.2和0.5微米深之间。

6.根据权利要求1所述的半导体设备，其中所述多个边缘终端元件凹处中的每一个具有底部和至少一个侧部，并且所述多个第一掺杂区域中的每一个延伸到在所述多个边缘终端元件凹处中对应一个的所述底部和至少一个侧部附近的漂移层中。

7.根据权利要求1所述的半导体设备，其中所述多个边缘终端元件中的边缘终端元件在所述漂移层之内与彼此分离。

8.根据权利要求1所述的半导体设备，其中所述多个边缘终端元件凹处中至少之一的深度至少是0.1微米。

9.根据权利要求8所述的半导体设备，其中所述多个边缘终端元件凹处中至少之一的宽度至少是0.5微米。

10.根据权利要求1所述的半导体设备，其中所述多个边缘终端元件凹处中至少之一的宽度至少是0.5微米。

11.根据权利要求1所述的半导体设备，其中所述活性区域被提供在所述漂移层中的台面上并且此外包括基本上在所述肖特基层附近延伸的台面保护环，使得所述台面保护环居于所述肖特基层和所述多个边缘终端元件之间。

12.根据权利要求11所述的半导体设备，其中在所述活性区域附近的所述漂移层的第一表面包括台面保护环凹处，使得所述台面保护环是延伸到所述台面保护环凹处附近的漂移层中的第二掺杂区域，并且所述第二掺杂区域掺杂有第二电导率类型的掺杂材料。

13.根据权利要求1所述的半导体设备，此外包括在所述肖特基结下方的漂移层中所形成的结势垒元件的阵列。

14.根据权利要求13所述的半导体设备，其中所述漂移层包括碳化硅。

15.根据权利要求14所述的半导体设备，其中所述结势垒元件阵列的每个结势垒元件基本上等同于所述结势垒元件阵列的其它结势垒元件。

16.根据权利要求14所述的半导体设备，其中所述结势垒元件阵列的至少第一结势垒元件在尺寸或形状上基本上不同于所述结势垒元件阵列的至少第二结势垒元件。

17.根据权利要求14所述的半导体设备，其中在所述结势垒元件阵列中的至少某些结势垒元件是细长条。

18.根据权利要求14所述的半导体设备，其中在所述结势垒元件阵列中的至少某些结势垒元件基本上是圆形的。

19.根据权利要求14所述的半导体设备，其中所述漂移层的第一表面在所述活性区域中包括多个结势垒元件凹处，使得所述结势垒元件阵列的至少某些结势垒元件是第二掺杂区域，所述第二掺杂区域延伸到在所述多个结势垒元件凹处中对应多个的附近的漂移层中，并且所述第二掺杂区域掺杂有第二电导率类型的掺杂材料。

20.根据权利要求1所述的半导体设备，其中所述肖特基结具有小于0.9电子伏特的势垒高度。