[发明专利]具有调度单元的微控制器

权利要求书

1.一种微控制器，其包括：

中央处理单元CPU；

多个外围装置；以及

可编程调度器单元，其包括：

定时器，其由独立时钟信号定时；

比较器，其与所述定时器的定时器寄存器耦合且具有产生输出信号的输出；

事件寄存器，其与所述比较器耦合；

多个差量时间寄存器，其被布置为序列缓冲器；

算术逻辑单元，其受所述比较器的所述输出信号控制且包括第一输入及第二输入以及输出，其中所述第一输入与所述定时器寄存器或所述事件寄存器耦合，且

所述第二输入与所述差量时间寄存器耦合，且所述输出与所述事件寄存器耦合；以及

事件逻辑单元，其接收所述比较器的所述输出信号及所述序列缓冲器的输出信号且控制所述算术逻辑单元及所述事件寄存器，其中所述序列缓冲器的输出信号指示序列位置且所述序列位置被考虑以处理事件，其中所述事件逻辑单元经配置以产生多个输出信号。

2.根据权利要求1所述的微控制器，其中当所述比较器检测到所述事件寄存器与所述定时器寄存器的匹配，所述算术逻辑单元经控制以执行在所述第一输入及第二输入接收的数据的算数功能及存储在所述事件寄存器中的结果值。

3.根据权利要求1所述的微控制器，其中所述序列缓冲器为循环序列缓冲器，所述循环序列缓冲器可经控制以按循环方式、在单个序列中或以预定次数输出所述差量时间寄存器的内容。

4.根据权利要求1所述的微控制器，其进一步包括数据格式化单元，所述数据格式化单元与所述定时器寄存器及所述差量时间寄存器中的至少一者耦合，其中所述数据格式化单元可操作以将绝对时间值转换成相对时间值。

5.根据权利要求1所述的微控制器，其进一步包括校准单元，所述校准单元与所述定时器寄存器的预定义数目个位耦合且可操作以盖写所述定时器寄存器中的所述预定义数目个位。

6.根据权利要求5所述的微控制器，其中所述校准单元周期性地盖写所述定时器寄存器位。

7.根据权利要求1所述的微控制器，其进一步包括时钟选择单元，其中所述时钟选择单元可操作以在由至少一个外围定时器单元产生的多个时钟信号之间选择。

8.根据权利要求1所述的微控制器，其进一步包括时钟选择单元，所述时钟选择单元可操作以在内部时钟信号与外部时钟信号之间选择。

9.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号为中断信号。

10.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号为具有预定义脉冲宽度的脉冲信号。

11.根据权利要求1所述的微控制器，其中来自所述事件逻辑单元的输出信号被馈送到时钟控制单元以启用预定时钟源。

12.根据权利要求1所述的微控制器，其进一步包括事件分发单元，所述事件分发单元从所述事件逻辑单元接收所述多个输出信号且产生馈送到所述CPU及至少一个外围装置中的至少一者的输出信号。

13.根据权利要求12所述的微控制器，其进一步包括与所述事件分发单元耦合的系统电力控制单元。

14.根据权利要求1所述的微控制器，其中所述微控制器是电池操作的。

15.根据权利要求1所述的微控制器，其包括用于编程所述可编程调度器单元的多个特殊功能寄存器。

16.根据权利要求1所述的微控制器，其中所述定时器寄存器及所述事件寄存器经配置以存储UNIX时间格式。

17.根据权利要求1所述的微控制器，其中所述算术逻辑单元为加法器。