[发明专利]用于高密度NEMS/CMOS单片集成的NEMS释放蚀刻的横向蚀刻停止

权利要求书

1.一种集成半导体器件结构，包括：

衬底；

机电器件；

互补金属氧化物半导体（CMOS）器件，其紧邻所述机电器件并且被安置在所述衬底上；

保护层，其密封所述机电器件；以及

阻挡层，其将所述机电器件与所述CMOS器件分隔开，其中所述阻挡层具有比所述保护层高的蚀刻等级。

2.根据权利要求1所述的半导体器件结构，其中，所述衬底是绝缘体上硅（SOI）衬底。

3.根据权利要求1所述的半导体器件结构，其中，所述机电器件是纳机电系统（NEMS）。

4.根据权利要求1所述的半导体器件结构，其中，所述阻挡层与所述机电器件和所述CMOS器件下方的平面相交。

5.根据权利要求1所述的半导体器件结构，其中，所述机电器件和所述CMOS器件分隔开不超过250纳米的距离。

6.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是无定形碳。

7.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是氮化碳（C₃N₄）。

8.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是等离子体沉积的碳氟化合物。

9.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是基于碳的聚合物。

10.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是氮化钽（TaN）。

11.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是氮化钛（TiN）。

12.根据权利要求1所述的半导体器件结构，其中，所述阻挡层是氧化铪（HfO₂）。

13.根据权利要求2所述的半导体器件结构，其中，所述保护层是二氧化硅（SiO₂）。

14.一种在衬底上制造集成半导体器件结构的方法，该方法包括：

在所述衬底上设置机电器件；

在所述衬底上设置紧邻所述机电器件的CMOS器件，

用保护层密封所述机电器件和所述CMOS器件；

选择性地去除所述机电器件与所述CMOS器件之间的所述保护层的至少一部分；以及

用具有比所述保护层高的蚀刻等级的阻挡层填充被去除的部分，并且其中所述阻挡层将所述CMOS器件与所述机电器件分隔开。

15.根据权利要求14所述的方法，其中，所述阻挡层与所述机电器件和所述CMOS器件下方的平面相交。

16.根据权利要求14所述的方法，其中，所述衬底是绝缘体上硅衬底。

17.根据权利要求14所述的方法，其中，所述机电器件是纳机电系统（NEMS）。

18.根据权利要求14所述的方法，其中，所述保护层是二氧化硅。

19.根据权利要求14所述的方法，其中，所述阻挡材料具有高于所述保护层的抗蚀性。

20.根据权利要求14所述的方法，其中，所述阻挡层是无定形碳、氮化碳（C₃N₄）、等离子体沉积的碳氟化合物、基于碳的聚合物、氮化钽（TaN）、氮化钛（TiN）和氧化铪（HfO₂）中的一种。

21.根据权利要求14所述的方法，还包括：去除所述阻挡层。

22.根据权利要求14所述的方法，其中，所述机电器件和所述CMOS器件分隔开不超过250纳米的距离。

23.根据权利要求14所述的方法，其中，去除所述阻挡层包括干法蚀刻工艺。