[发明专利]具有减少的量化级的多级Σ-Δ模数转换器

说明书

技术领域

本发明涉及一种模数转换器电路（ADC），尤其涉及具有减少的量化级的多级Σ-Δ模数转换器。

背景技术

当需要高精度时，模数转换器电路(ADC)经常使用Σ-Δ拓扑结构来实现。

应用的示例是在音频领域，在音频领域中，Σ-ΔADC是最常用的。

如已知的，该转换器的拓扑结构将模拟输入信号转变成具有低比特数和频谱整形的量化噪声的数字字流。

最初的Σ-Δ转换器具有单一比特输出（2级），然后由于新的设计技术的使用，它们演化为多级输出。

多级解决方案具有以增加ADC复杂性为代价而减少量化噪声的优势。

为此，这些转换器的输出比特主要在1比特（2级）至5比特（32级）的范围内，并且它们很少超出这些数量。

图1示出现有技术中的多级二阶Σ-Δ转换器100，其中，所示出的量化器101是L级。

图1中的转换器100被布置成将输入模拟信号X转变成数字字流Y。

转换器100包括具有在量化器101上游彼此串联连接的第一模拟积分器102和第二模拟积分器103的直接路径d1。转换器100还包括布置成分别从第一模拟转换器102和第二模拟转换器103的输入中减去数字输出信号Y的反馈路径f1。

众所周知，量化器一定不能将延迟引入直接路径中，这是因为延迟可能引起不稳定，因此实现量化器的优选解决方案是形成闪存转换器，其中比较器的数量等于输出级减一（在这个示例中是L-1个比较器）。

其他方法可以实现该块，但是在任何情况下，都需要低延迟和L级精确度。

在大部分情况下，量化器的复杂度是级数增加的限制因素。

在出版物“A4Ghz CT Sigma-Delta ADC with70dB and-74dBFS THD in125Mhz BW”（Bolatkale等，470-417页，ISSCC2011/27期/OVERSAMPLINGCONVERTER IEEE International Solid-State Circuits Conference）中描述了多级Σ-ΔAD转换器的示例。

发明内容

本发明的目的是提供一种具有减少的量化级的多级Σ-Δ模数转换器，该模数转换器是提到的现有技术的模数转换器的、克服了现有技术中的转换器的至少一些缺陷和限制并减小需要的量化器精度的替选方案。

根据本发明的多级Σ-Δ模数转换器包括直接路径，该直接路径具有用于接收输入模拟信号的输入端子、以及用于提供对应于所述输入模拟信号的输出数字信号的输出端子。直接路径包括：模拟积分器，该模拟积分器具有用于接收代表输入模拟信号的第一模拟信号的输入端子、以及用于提供第二模拟信号的输出端子；第一计算块，该第一计算块被布置成接收所述第二模拟信号以及提供第一模拟计算信号；量化器，该量化器具有连接至第一计算块来接收第一模拟计算信号的相应的输入端子、以及操作性地连接至直接路径的输出端子的相应的输出端子。直接路径还包括插入在量化器的输出端子和转换器的输出端子之间的数字积分器。所述数字积分器包括延迟块，该延迟块具有用于接收所述输出数字信号的输入端子、以及用于提供延迟数字信号的输出端子。转换器还包括第一反馈路径，所述第一反馈路径布置成将代表存在于数字积分器的延迟块的输出端子处的延迟数字信号的模拟信号提供给第一计算块，所述第一计算块被布置成从第二模拟信号中减去所述反馈模拟信号。

本发明的实施方式是包括多级Σ-ΔAD转换器的数字音频设备。

附图说明

参照附图，根据下面以示例性而非限制性示例的方式给出的本发明的一实施方式的详细描述，将更好地理解本发明的多级Σ-Δ模数转换器的特征和优点，在附图中：

图1示出现有技术的多级Σ-Δ模数转换器的框图；

图2示出根据本发明的实施方式的多级Σ-Δ模数转换器的框图；以及

图3示出使用根据本发明的多级Σ-Δ模数转换器的数字音频设备的框图。

具体实施方式

本发明的多级Σ-Δ模数（AD）转换器的优选实施方式的框图可以参照图2进行描述。

数字音频设备（下面参照图3描述的）包括根据本发明的多级Σ-Δ模数转换器。

数字音频设备可以用在任何具备音频信号的便携式设备中，例如移动电话或蜂窝电话、MP3播放器，PDA（个人数字助理）、便携式计算机、平板电脑等。