[发明专利]具有低热阻的引线框架上凸块半导体封装体

说明书

相关申请的交叉引用

本申请涉及于2006年5月2日提交的名称为“Bump-On-Leadframe（BOL）Package Technology with Reduced Parasitics”的申请No.11/381,292，其通过引用全文合并于本文。

背景技术

集成电路芯片通常包含产生大量热量的器件（例如，功率MOSFET）。当芯片安装在半导体封装体中时，它们通常被包封在塑料的模塑料中，并且这可能使其难以去除热量。

在引线键合的封装体中，可通过将芯片安装在散热块上而促进热量的去除。例如，图1A是SOT状封装体1的截面图，其包含包封在塑料模塑料5中的集成电路芯片3。SOT，小外形晶体管（small outline transistor）的首字母，是容纳半导体器件的通常塑料的引线封装体。芯片3与引线2A和2C之间的电连接通过也埋设在模塑料5中的焊线4A和4B实现。引线2A和2B从模塑料5的侧面延伸，并且向下弯曲以形成安装表面，其接触上面安装封装体1的后侧表面6（例如，印刷电路板）。为了帮助散热，芯片3安装在金属散热块2B上。为了保证从芯片到引线框架的良好热传导，芯片3没有后侧氧化物，这通常需要特定的步骤去除后侧氧化物或者通过机械研磨将晶片减薄。这样的底表面可称为芯片的裸露的后侧。

在很多封装体的实施中，引线2A和2C与散热块2B的顶部不共面。散热块2B的底表面被暴露且也接触安装表面6。因为散热块2B由金属制成且具有相对大的截面面积，所以它提供很宽的、低热阻通道，芯片3中产生的热可通过次通道散逸到后侧表面6。

类似地，图1B示出了双平面无引线（DFN）封装体11的截面图，其芯片13安装在散热块12B上。芯片13通过焊线14A和14B连接到引线12A和12B。与封装体1中的引线2A和2B不同，引线12A和12B具有与模塑料15的表面齐平的外表面。特别是，引线12A的12B的底表面与模塑料15的底表面共面，允许引线12A和12B与表面6上的电路元件直接接触。芯片13安装在金属散热块12B上，这类似于散热块2B的结构且提供宽阔的热通道使热量从芯片13散逸到安装表面16。在很多封装体实施中，引线12A和12C不与散热块12B的顶部共面。

图3A示出了封装体11的平面图（图1B是在图3A所示的截面1B-1B处剖取的）。如所示，引线12A、12D、12F和12H沿着模塑料15的侧面17A布置成行，并且引线12C、12E、12G和12I沿着模塑料15的相对侧17B布置成行。图3A还示出了焊线14A和14C-14I。连接杆或系杆（Tie bar）16A和16B最初在封装体11被分割之前连接散热块12B到连接杆是其一部分的引线框架。

在封装体1和11中，相对薄的焊线用于与芯片3和13的顶表面上的垫或焊盘（未示出）电接触。这些焊线可能将非常大的电阻引入芯片和引线之间的连接，并且它们容易断裂。与焊盘的更坚固的电连接可通过上下翻转芯片而实现，从而接触垫面朝下，并且实现与金属凸块或球的连接。图2A和2B示出了SOT状和DFN封装体的截面图，其类似于封装体1和11，除了它们是引线框架上凸块（BOL）或倒装芯片封装体外。图2A所示的SOT状封装体包含芯片23，其通过金属凸块24A和24B连接到引线22A和22B，芯片23以及金属凸块24A和24B包封在模塑料25中，并且引线22A和22B以类似于封装体1中的引线2A和2B的方式从模塑料25延伸。图2B的截面图中所示的DFN封装体31包含芯片33，其通过金属凸块34A和34B连接到引线32A和32B。芯片33以及金属凸块34A和34B包封在模塑料35中，并且引线32A和32B具有与模塑料35的表面齐平的外表面，方式类似于封装体11中的引线12A和12B。

图3B示出了封装体31的平面图（图2B是沿着图3B所示的截面2B-2B剖取的）。如所示，引线32A、32C、32E和32G沿着模塑料35的侧面37A布置成行，并且引线32B、32D、32F和32H沿着模塑料35的相对侧37B布置成行。该图还示出了金属凸块34A-34H。