[发明专利]模数转换器中的数字误差校正

说明书

技术领域

本发明一般涉及模数转换器电路，并且更具体地，涉及这种电路中的误差校正和补偿。

背景技术

尽管近几年来电子电路和系统的数字化的趋势在继续，现代电子系统仍然必须经常处理和产生模拟域中的电信号。例如，在许多现代通信技术中，模拟信号被发送和接收，并且模拟信号应用于仪器仪表和控制系统中。因此，要求数据转换器电路提供数字和模拟域之间的接口，特别是在应用数字信号处理的那些系统中。作为本领域中基本的，模数转换器(ADC)将模拟测量值或信号转换成应用数字信号处理的数字数据。相反地，数模转换器(DAC)将数字数据转换成模拟信号，用于物理装置的传动或致动。

现代数据转换器电路中的进展已产生极准确、高速的数据转换功能。例如，具有12到24位的分辨率，采样率高达每秒几十兆次采样的ADC现在从Texas Instruments(德州仪器)公司可以买到。这种性能等级不仅需要非常快速的切换速度，而且需要极高程度的精度。因此，在设计现代数据转换器电路中存在艰难权衡。通常，设计者和制造商面临着电路复杂性和成本、采样率和准确度的三方权衡。

一种已知类型的模数转换器被称为流水线ADC，其现在将相对于图1描述。在该示例中，流水线ADC具有三级10₀到10₂，其中每一级将产生一个或更多个对应于模拟输入信号的幅值的数字位。首先，或最显著地，流水线级10₀在终端ANALOG_IN(模拟输入)接收输入模拟信号，在输出端D0上产生一个或更多个数字位，并且还产生被提供给下一流水线级10₁的模拟余量。流水线级10₁类似地根据来自级10₁的这个余量在输出端D1上产生一个或更多个数字位，并产生被转发到下一流水线级10₂的模拟余量。级10₂在输出端D2上产生对应于来自级10₁的余量的一个或更多个数字位，如果模拟余量存在，则将余量转发到下一级(未示出)。通过D2的数字输出端D0连接到数字校正功能件11，其将来自ADC3的数字位加和到线路DIGITAL_OUT(数字输出)上的最后的数字输出。

流水线级10₀到10₂类似地构造为彼此。在这种常规的构造中，通过示例的方式参考级10₀，到所述级的输入端连接到采样保持电路2的输入端，其被计时以接收并存储对应于该输入端的电压的模拟电压。采样保持2的输出施加到模数转换器(ADC)3的输入端，并且也施加到模拟加法器4的输入端。ADC3在输出端线路D0上产生包含一位或更多位的数字输出；该数字输出也施加到数模转换器(DAC)5的输入端。在许多普遍情况下，流水线ADC每级10产生“1.5”位，指的是每个ADC3产生两位输出，但一些位通过数字校正功能件11数字地组合以获得数字误差校正的目的，如本领域中已知的。DAC5也接收该数字值，并以常规方式产生模拟信号，该模拟信号由加法器4从模拟输入信号中减去，以产生被转发到下一级10₁的余量信号。该余量相当于输入模拟信号本身和对应数字“整数”的模拟信号之间的差，其中该数字“整数”接近输入模拟信号的幅值；因此下一级10₁数字化此余量值以产生最高有效位(一位或更多位)。增益级7“增益”来自加法器4的余量，使得余量模拟信号在下一级10₁的整个输入动态范围上改变，以避免级到级的灵敏度损失。

对于给定精度水平(即，输出字中的位数)，图1的常规流水线ADC方法在模数转换过程中提供某种程度的误差校正，如每级产生的数字位数量和级的数量所定义的。然而，为了改进误差校正性能，设计者必须要么增加流水线级的数目，要么增加每一级产生的数字位的数目，两者中的任何一个都会增加电路的复杂性以及成本，并且会降低电路的采样率性能。