[发明专利]缺陷字线检测

说明书

背景技术

本公开涉及用于非易失性存储器的技术。

在各种电子设备中使用半导体存储器已变得日益流行。例如，在蜂窝电话、数字摄影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体存储器。电可擦除可编程只读存储器(EEPROM)和快闪存储器都属于最流行的非易失性半导体存储器。与传统的全功能EEPROM相比，使用快闪存储器(也是一种类型的EEPROM)，可以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。可以将存储元件的阵列划分成大量的存储元件块。

传统的EEPROM和快闪存储器两者都利用了浮栅，该浮栅位于半导体基底中的沟道区之上并且与其绝缘。该浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且与其绝缘。由此形成的晶体管的阈值电压(Vth)由浮栅上所保留的电荷量控制。亦即，在晶体管被接通以允许在它的源极与漏极之间进行传导之前，必须施加给控制栅极的最小电压量由浮栅上的电荷电平控制。由此，可以通过将参考电压施加给存储元件的控制栅极并且感测在存储元件的漏极与源极之间流过的电流量来读取存储元件。

可以通过向存储元件的控制栅极施加适当的编程电压来对存储元件进行编程。典型地，在编程操作期间施加给控制栅极的编程电压Vpgm被施加为随时间增加而量值增加的一系列脉冲。

对于某些架构，许多存储元件的控制栅极被电连接。典型地，用术语“字线”来指代多个存储元件的这种电连接。因此，可以同时向多个存储元件施加共用电压。通过读取的参考电压来驱动字线的一端，以便同时读取多个存储元件。同样地，通过编程电压来驱动字线的一端，以便同时编程多个存储元件。

然而，如果字线具有某种缺陷，则读取的参考电压或编程电压可能无法适当地施加到所选择的字线上的每一个存储元件。因此，当对存储元件进行编程或读取时可能出现误差。

附图说明

图1A是NAND串的一个实施方式的顶视图。

图1B是NAND串的等效电路图。

图2示出了可以包括一个或多个存储器管芯或芯片的非易失性存储设备。

图3是描绘感测块的一个实施方式的框图。

图4描绘了图2的存储器阵列中的NAND快闪存储器单元的块。

图5A描绘了八状态存储器设备的阈值电压分布的示例组，其中每个存储元件存储三位数据。

图5B示出了Vt分布可以部分交叠。

图5C示出了具有用于检测误编程单元的区域的Vt分布，以及在用于检测缺陷的一个实施方式中所使用的参考电压。

图5D示出了具有用于检测误编程单元的区域的Vt分布，以及在用于检测缺陷的一个实施方式中所使用的参考电压。

图6A根据一个实施方式描绘了若干个Vt分布以示出参考电压。

图6B根据一个实施方式描绘了若干个Vt分布以示出编程不足和过度编程的参考电压。

图7描绘了存储器阵列的一个实施方式的一部分的示意图。

图8是描述编程过程的一个实施方式的流程图，该编程过程包括一个或多个验证步骤。

图9A描绘了阈值电压分布以帮助示出可以作为编程不足状态显示的可能的字线缺陷。

图9B描绘了阈值电压分布以帮助示出可以作为过度编程状态显示的可能的字线缺陷。

图10是在对非易失性存储器进行编程之后确定字线是否有缺陷的过程的一个实施方式的流程图。

图11是在编程和验证非易失性存储器的同时操作数据锁存器的过程的一个实施方式的流程图。

图12是在编程和验证非易失性存储器的同时操作数据锁存器的过程的一个实施方式的流程图。

图13A、图13B、图13C及图13D是示出了贯穿图12的过程的各种阶段的数据锁存器ADL、BDL、CDL及DDL的状态表。

图14示出了在编程的一个实施方式的各种阶段期间的锁存器的使用。

图15A是确定字线是否有缺陷的过程的一个实施方式的流程图。

图15B是在图15A的过程期间数据锁存器使用的一个实施方式的表。

图15C是在图15A的过程期间数据锁存器使用的一个实施方式的表。

图16是在设备合格期间确定断字线的过程的一个实施方式的流程图。

图17是检测不规律编程的存储元件的方法的一个实施方式的流程图。

图18是示出在编程和不规律编程检测(EPD)的一个实施方式期间如何使用锁存器的图。