[发明专利]向次序调制解码器提供包括硬位数据和软位数据的数据的方法和装置

说明书

技术领域

本公开一般涉及在次序(rank)调制解码器处解码数据。

背景技术

诸如通用串行总线(USB)闪存设备或可移除存储卡的非易失性存储器设备允许数据和软件应用的增加的可携带性。闪存设备可以通过在每个闪存单元中存储多个位而提高数据存储密度。例如，多级单元(MLC)闪存设备通过每单元存储3个位、4个位或更多位而提供增加的存储密度。

将多个位的信息存储在单一闪存单元中通常包括将位序列映射到闪存单元的状态。例如，第一位序列“110”可以对应于闪存单元的第一状态，且第二位序列“010”可以对应于该闪存单元的第二状态。在确定位序列要被存储到特定闪存单元内之后，可以将该闪存单元编程到对应于该位序列的状态。

替代地，单一闪存单元中的多个位的信息可被存储为该存储器的多个单元的相对电压电平而非存储为每个单元中的绝对电压电平。例如，该存储器的每个存储元件可以具有对应于该存储元件的状态的阈值电压。一组存储元件可以基于该组中的存储元件的相对阈值电压而存储数据。可以通过根据阈值电压对存储元件排序(ranking)且将该排序映射到在次序调制解码器处的相应数据值而从该组存储元件读取数据。

一旦已编程了存储器设备中的存储器单元，可以通过感测存储器单元的编程状态而从这些存储器单元读取数据。然而，所感测的编程状态有时可能由于一个或多个因素而与写入的编程状态不同。错误校正解码可用于校正由于与写入的编程状态不匹配的所感测的编程状态所导致的数据错误。

发明内容

可以通过使用软位及硬位来解码数据而实现次序调制解码器的改进的错误校正能力。为了例示，与基于仅使用硬位作为到次序调制解码器的输入的解码方案相比，可以使用软位和硬位作为到次序调制解码器的输入以增强在多级单元(MLC)存储器系统中的错误校正能力。

附图说明

图1是将包括硬位数据和软位数据的数据提供给次序调制解码器的系统的第一例示性实施例的框图；

图2是例示次序调制解码中的软位和硬位的使用的图；

图3是例示感测方案的一个特定实施例的总图并且包括单元状态分布和对于被提供给次序调制解码器的硬位和另外的感测的(软)位的阈值读取电压的图形描绘；

图4是图形地例示三单元次序调制组的状态的总图；

图5是例示在使用次序调制解码的三单元组中的硬位阈值的例子的总图；

图6是例示在使用次序调制解码的三单元组中的软位阈值的例子的总图；

图7是例示在使用次序调制解码的四单元组中的软位阈值的例子的总图；

图8是例示在使用次序调制解码的两单元组中的每个硬位区域中的一个软位阈值的例子的总图；以及

图9是例示将包括硬位数据和软位数据的数据提供给次序调制解码器的方法的一个特定实施例的流程图。

具体实施方式

随着数据存储设备尺寸减小且存储密度增加，解码技术可提供改进的错误校正。使用软位及硬位作为到多级单元(MLC)存储器系统中的次序调制解码器的输入可以增强错误校正能力。

将包括硬位数据和软位数据的数据提供到次序调制解码器的系统和方法包含将包括从数据存储设备的存储器读取的硬位数据和软位数据提供到该次序调制解码器的能力。

参考图1，描绘将包括硬位数据和软位数据的数据提供到次序调制解码器的系统的特定例示性实施例，其被概括地指定为100。系统100包括耦合至主机设备130的数据存储设备102。数据存储设备102包括经由总线150耦合至控制器106的存储器104。

数据存储设备102可以是存储卡，诸如安全数字卡、卡、miniSD.TM卡(特拉华州威尔明顿的SD-3C LLC的商标)、MultiMediaCard.TM(MMC.TM)卡(维吉尼亚州阿灵顿的JEDEC Solid State Technology Association的商标)或(CF)卡(加利福尼亚州米尔皮塔斯的SanDisk Corporation的商标)。作为另一例子，数据存储设备102可以是主机设备130中的嵌入式存储器，比如作为例示性例子的(维吉尼亚州阿灵顿的JEDEC Solid State Technology Association的商标)存储器和eSD存储器。