[发明专利]半导体器件

说明书

相关申请交叉引用

此申请基于2011年11月30日递交的日本专利申请号2011-262055和2012年8月31日递交的日本专利申请号2012-191627，它们的内容并入于此作为参照。

技术领域

当前公开内容涉及具有直立的(vertical)半导体元件的半导体器件。

背景技术

常规地，已知了具有用于诸如EHV的逆变器或DC-DC转换器的电源电路的直立的半导体元件的半导体器件。在此半导体器件中，IGBT用作直立的半导体元件。为了降低具有IGBT的半导体器件中的损耗，已经提出了称作场截止(field stop)(以下称为FS)的元件结构并且将其投入了实际使用。具体地，对其中形成元件的衬底的背面进行削刮，并且然后在执行了将诸如磷(P)或硒(Se)的杂质离子注入至背面中之后执行退火工艺。从而，形成了具有高于衬底的原材料浓度的杂质浓度的FS层。该FS层降低电场的延伸，防止了击穿电压的减低(尽管变薄了)，以及降低了损耗。

然而，当通过磷的离子注入形成了FS层时，FS层形成于浅的深度并且因为注入深度是浅的而对背侧上的损伤敏感。因此，如果损伤延伸至大于FS层的深度，那么发生集电极泄漏，并且制造良率(yield)减小。相反，当通过硒的离子注入形成FS层时，注入深度是深的，并且提高了制造良率。然而，因为硒不用在通常的IC制造工艺中，所以需要用于操作硒的特别的装备。

在此情况下，专利文件1已经提出了用于通过在使用加速器利用质子来执行掺杂工艺之后执行退火工艺来形成深的FS层的技术。进一步地，除质子以外，专利文件2已经提出了用于通过磷的离子注入来形成FS层的技术。此外，专利文件3和4已经提出了用于通过多次执行质子的注入来形成具有多层结构的FS层的技术。

然而，当如专利文件1-4中提出的那样使用质子时，激活率随着剂量的增大而显著减小。因此，需要长的照射时间以获得实用性的浓度，并且降低了生产率。

图15是示出了当在4.3MeV的加速电压下执行质子的掺杂时，峰值浓度和激活率关于质子的剂量的图示。如此图示中示出的，质子的激活率随着质子的剂量的增大而显著地减小。特别地，在形成FS层所必要的大约1×10¹⁵cm^-3的高的杂质浓度下，因为激活率是低的，所以质子照射时间变长。由于此原因，如果仅仅通过使用质子来形成FS层，那么归因于低的生产率，制造成本增大。

在专利文件2中公开的方法中，除质子之外，通过使用磷来形成FS层。然而，不管是否注入了磷，质子的剂量是恒定的，而且掺杂被执行为使得质子浓度在深的位置达到峰值。因此，长的质子照射时间的问题未解决，并且在FS层和漂移层之间的边界处发生电场集中，使得击穿电压降低。进一步地，在开关的时候可能发生浪涌。因此，期望在没有增大制造成本的情况下降低开关浪涌。

通过采用IGBT作为直立的半导体元件的范例作出了以上的解释。然而，如以上讨论的同样的问题能够发生在续流二极管(FWD)、DMOS、以及其中能够形成FS层的类似的东西中。

现有技术

专利文件

专利文件1：JP-B-3684962

专利文件2：JP-A-2009-176892

专利文件3：US7514750

专利文件4：JP-B-4128777

发明内容

鉴于以上，当前公开内容的目的是提供具有其中防止了制造成本的增大、确保了击穿电压、以及降低了开关浪涌的直立的半导体元件的半导体器件。

根据当前公开内容的第一方面，在具有配置为使电流在上电极和下电极之间流通的直立的半导体元件的半导体器件中，FS层包含掺杂有磷或砷的磷/砷层和掺杂有质子的质子层。所述磷/砷层从半导体衬底的背侧起形成至预定的深度。所述质子层深于所述磷/砷层。所述质子层的杂质浓度在所述磷/砷层内部达到峰值并且在大于所述磷/砷层的深度逐渐地连续不断地减小。

如以上描述的，所述FS层包含所述磷/砷和所述质子层，并且所述质子层的所述杂质浓度逐渐地减小。从而，与当所述FS层仅仅由质子构成时相比，所述质子层的所述杂质浓度能够减小。相应地，与当所述FS层仅仅通过质子的注入来形成时相比，提高了生产率，使得能够降低所述制造成本的增大。