[发明专利]使用有机平面化掩膜切割多条栅极线

说明书

技术领域

本公开涉及半导体器件制造，更具体地，涉及将多条栅极线切割成多个栅极叠层的方法。

背景技术

场效应晶体管(FET)在电子工业中广泛用于切换、放大、过滤以及与模拟和数字电信号相关的其它任务。这些场效应晶体管中最常见的是金属氧化物半导体场效应晶体管(MOSFET或MOS)，其中栅结构被加电以在下伏的(underlying)半导体本体的沟道区中产生电场，由此允许电子行经该半导体本体的源极区和漏极区之间的沟道。互补MOS(CMOS)已经变得在半导体工业中广泛应用，其中n型和p型(NMOS和PMOS)晶体管都用于制造逻辑和电路。

半导体器件制造中的持续趋势包括减小电器件特征尺寸(按比例缩小)，以及在器件切换速度和功耗方面提高器件性能。近来的MOS和CMOS晶体管按比例缩小的努力致力于介电常数大于氧化硅的介电常数(例如，大于约3.9)的高k材料，其能够以比按比例缩小的氧化硅更厚的层形成且还产生等效的场效应性能。可以获得的另一种类型的CMOS器件是这样一种器件，其中栅电极包括至少金属栅极层。

在制造这种器件时，在半导体衬底的表面上形成至少包括高k栅极电介质和上覆的金属栅极的多条栅极线(gate line)。所述多条栅极线中的每条栅极线可以被切割成能够用于制造场效应晶体管器件的多个栅极叠层。在切割栅极线时，典型地在衬底上以及所述多条栅极线顶上形成至少包括光致抗蚀剂的叠层。然后穿过所述叠层形成暴露每条栅极线的最上部分的至少一个图形。使用蚀刻工艺来将所述至少一个图形转移到下伏的栅极线。在蚀刻过程中，每条下伏的栅极线被切割成多个栅极叠层。在蚀刻之后，需要去除构图的叠层。在常规方法中，使用硫酸和过氧化物的混合物来从所述衬底顶上去除所述构图的叠层。这种混合物不仅去除所述构图的叠层，而且还侵袭每个栅极叠层的金属栅极的一部分。例如，硫酸和过氧化物的混合物可导致提供具有底切(undercut)金属栅极的栅极叠层。或者，如果所述栅极叠层被暴露，硫酸和过氧化物的混合物可导致每个栅极叠层的材料损失。或者，硫酸和过氧化物的混合物的使用可导致栅极叠层的完全剥离。

考虑到上述情况，仍然需要提供改进的方法来将多条栅极线切割成栅极叠层，所述改进的方法避免与现有技术方法相关的缺点，在现有技术方法中使用硫酸和过氧化物的混合物来从所述结构去除构图的叠层。

发明内容

在包括位于其上的多条栅极线的半导体衬底顶上形成有机平面化层(OPL)。所述多条栅极线中的每条栅极线至少包括高k栅极电介质以及金属栅极。然后在所述OPL上设置其中形成有至少一个图形的构图的光致抗蚀剂。所述光致抗蚀剂中的至少一个图形垂直于每一条所述栅极线。然后通过蚀刻将所述图形转移到所述OPL以及下伏的栅极线中的每一条的一部分中以提供多个栅极叠层，每一个栅极叠层至少包括高k栅极电介质部分和金属栅极部分。然后利用一系列步骤去除构图的抗蚀剂和剩余的OPL层，而不负面地影响每个所述栅极叠层的任何金属栅部分，所述一系列步骤包括与第一酸的第一接触、与水性含铈溶液的第二接触以及与第二酸的第三接触。

在本公开的一个实施例中，提供了一种形成半导体结构的方法。该方法包括首先在半导体衬底的表面上形成多条栅极线。每条栅极线至少包括高k栅极电介质以及上覆的金属栅极。然后，在所述半导体衬底和所述多条栅极线顶上形成有机平面化层(OPL)。然后形成包括至少一个图形的构图的光致抗蚀剂。所述至少一个图形位于所述多条栅极线中的每条栅极线的一部分顶上。然后将所述至少一个图形转移到下伏的OPL和每条栅极线中。通过如下步骤完全去除所述OPL层的剩余部分和所述构图的光致抗蚀剂：(a)所述结构与第一酸的第一接触，该第一接触在第一温度下持续第一时间段，(b)所述结构与水性含铈溶液的第二接触，该第二接触在第二温度下持续第二时间段，以及(c)所述结构与第二酸的第三接触，该第三接触在第三温度下持续第三时间段。可以视需要重复接触步骤(b)和(c)。