[发明专利]具有高速缓存相干性的集成电路

说明书

对相关申请案的交叉参考

本申请案主张由发明人劳伦特摩尔(Laurent Moll)和吉恩·雅克勒克莱(Jean-Jacques Lecler)在2011年10月26日申请的，标题为“具有高速缓存相干性的集成电路(INTEGRATED CIRCUITS WITH CACHE-COHERENCY)”的第61/551,922号美国临时申请案，以及由发明人劳伦特摩尔(Laurent Moll)和吉恩·雅克勒克莱(Jean-Jacques Lecler)在2012年10月24日申请的，标题为“具有高速缓存相干性的集成电路(INTEGRATED CIRCUITS WITH CACHE-COHERENCY)”的第13/659,850号美国非临时申请案的优先权和权利，所述申请案中的每一者的全部内容以引用的方式并入本文中。

技术领域

本发明大体上涉及半导体芯片领域，且更具体来说涉及具有高速缓存相干代理的芯片上系统。

背景技术

高速缓存相干性用于维持分配式共享存储器系统中的数据的一致性。经由中心高速缓存相干性控制器将若干代理(各自通常包括一或多个高速缓冲存储器)连接在一起。这情况允许代理利用高速缓冲存储器的性能益处，同时仍能横跨代理提供数据的一致视图。

存在若干高速缓存相干性协议，例如，因特尔(Intel)奔腾(Pentium)前端总线协议(FSB)、因特尔快速路径互连(QPI)、ARM AXI相干性扩展(ACE)或开放核心协议(OCP)版本3。高速缓存相干性协议通常基于对数据集(通常称为含有固定数据量(例如，32字节或64字节)的高速缓存线)的获取权限和放弃权限。典型权限为：

·无：高速缓存线并不在代理中，且代理并不具有读取或写入数据的权限。

·可读：高速缓存线在代理中，且代理具有读取本地所存储的高速缓存线内容的权限。多个代理可同时在高速缓存线上具有读取权限(即，多个读取器)。

·可读和可写：高速缓存线在代理中，且代理具有写入(且通常读取)高速缓存线内容的权限。仅一个代理可具有在高速缓存线上的写入权限，且并无代理可同时具有读取权限。

通常存在用于所有高速缓存线的后备存储器(例如，DRAM)。后备存储器为当数据并不在高速缓冲存储器中的任一者中时，存储所述数据的位置。在任何时刻处，后备存储器中的数据可并非相对于可在代理中的高速缓存线的最新拷贝为最新的。因为如此，代理内部的高速缓存线常常包含高速缓存线是干净(即，其具有与后备存储器中相同的值)还是脏(即，需要在某一时刻将其写回到后备存储器，这是因为其为最新版本)的指示。互连上的目标充当用于地址映射群组的后备存储器。在相干请求之后，当确定必须询问或更新后备存储器时，基于地址而将读取或写入发送到适当目标。

代理中的高速缓存线的权限和“肮脏度”被称作高速缓存线的“状态”。相干性状态的最常见集合被称为MESI(修改排除共享无效)，其中共享对应于读取权限(且高速缓存线是干净的)，且修改和排除两者给予读取/写入权限，但在排除状态中，线是干净的，而在修改状态中，线是脏的且必须最终将其写回。在所述状态集合中，共享高速缓存线始终是干净的。

存在较复杂版本，如MOESI(修改拥有排除共享无效)，其中允许具有读取权限的高速缓存线是脏的。

其它协议可具有单独的读取和写入权限。存在许多高速缓存相干性状态集合和协议。

在一股情况下，当代理需要其并不具有的关于高速缓存线的权限时，其必须直接或经由高速缓存相干性控制器而与其它代理交互，以获取权限。在最简单的“基于窥探”协议中，必须“窥探”其它代理以确保所述代理所请求的权限与其它代理已拥有的权限一致。举例来说，如果代理请求读取权限且其它代理并不具有写入权限，那么可授予读取权限。然而，如果代理已具有写入权限，那么在颁予其为起始代理之前，必须首先从所述代理移除所述权限。

在一些系统中，代理直接在总线上放置窥探请求，且所有代理(或至少所有其它代理)对窥探请求作出响应。在其它系统中，代理向相干性控制器放置权限请求，所述控制器又将窥探其它代理(且可能为代理自身)。

在基于目录的协议中，维持由代理获取的权限目录，且仅当需要在代理中改变权限时发送窥探。

也可使用窥探过滤器以减少发送到代理的窥探数目。窥探过滤器保持代理内容的粗糙视图，且如果其知道代理并不需要改变其权限，那么其并不将窥探发送到所述代理。