[发明专利]具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法

说明书

优先权主张

本申请案主张2012年9月13日申请的第13/613,235号美国专利申请案的权利，所述案主张2011年11月14日申请的第61/559,659号美国临时专利申请案的权利及2011年11月14日申请的第61/559,664号美国临时专利申请案的权利。本申请案还与2012年9月13日申请并且名为“具有多个热路径的堆叠半导体裸片组合件以及相关联系统及方法(STACKED SEMICONDUCTOR DIE ASSEMBLIES WITH MULTIPLE THERMAL PATHS AND ASSOCIATED SYSTEMS AND METHODS)”的第13/613,540号美国专利申请案相关。

技术领域

本发明的实施例涉及具有增强型热管理的半导体裸片组合件、包含此类组合件的半导体装置，以及相关方法。

背景技术

增加电路密度为半导体装置制造商的持续目的。一种长期受欢迎的配置为垂直堆叠的半导体裸片的组合件，所述裸片中的至少一些电互连并且所述堆叠的裸片组合件机械地且电连接到例如带有传导迹线的衬底等较高层级封装。

一种运用多个堆叠的半导体裸片的配置为微柱状栅阵列封装(“MPGA”)。此封装包括从最上裸片到最下裸片垂直互连的多个(例如，4个(4))动态随机存取(DRAM)半导体存储器裸片的堆栈，及用于连接到逻辑裸片(例如通过非限制性举例，芯片上系统(SoC)裸片)的从所述最下存储器裸片的底侧延伸的多个导电柱。

所述逻辑裸片或SoC裸片的提供者常规地将其装置安装到中介层(interposer)(例如球栅阵列(BGA)衬底)，所述逻辑裸片或SoC裸片包含用于到MPGA的底侧上的传导柱的连接的传导通孔。MPGA安装到所述中介层上的所述逻辑裸片或SoC裸片，并且所述组合件接着用囊装材料包覆成成品球栅阵列(BGA)封装。

上述配置使得快速存储器存取成为可能，并且减小功率要求。

MPGA的尤其有前途的实施方案为所谓“混合存储器立方体”(HMC)，其为并入位于与穿硅通孔(TSV)互连的DRAM裸片的垂直堆栈下方的高速逻辑裸片的裸片组合件。DRAM裸片经特定配置以仅处置数据，同时所述逻辑裸片提供HMC内的所有DRAM控制。预期所述设计缩短延时，并且极大地提高带宽及速度，同时给予大幅度减少的功率需求及物理空间要求，并且通过使用不同逻辑裸片为多个平台及应用提供灵活性。

上文设计的终端产品将尤其在移动电子装置(例如所谓“智能手机”、膝上型计算机及笔记本电脑、超级计算机、装置、及装置及装置)中得到多种应用。

关于上文提到的设计的实施方案的一个重要焦点为对在所述裸片组合件的基底处的逻辑或SoC裸片操作期间产生的大量热量的有效热管理，使得封装内的每一裸片的最大操作温度(通常称为T_max)不超过可接受限制。

发明内容

在本发明的一个实施例中，一种半导体裸片组合件包括：在堆栈中的多个半导体裸片；传导元件，其在所述堆栈中的半导体裸片之间并且互连所述堆栈中的半导体裸片的集成电路；导热结构，其在所述堆栈中的半导体裸片之间并且与所述集成电路电隔离；以及电介质材料，其定位于所述堆栈中的半导体裸片之间并且环绕所述传导元件及所述导热元件。

在另一实施例中，一种半导体装置包括：住堆栈中的多个存储器裸片；在所述堆栈中的邻近存储器裸片之间的多个导热结构，其不同于电连接所述堆栈中的邻近存储器裸片的集成电路的传导元件；以及电介质材料，其在所述邻近存储器裸片之间并且环绕所述多个导热结构。逻辑裸片在所述堆栈的基底处并且包括相对较高功率密度区域及相对较低功率密度区域，其中所述相对较高功率密度区域的至少一部分向外围延伸越出所述堆栈的至少一个侧。具有大于所述逻辑裸片的外围侧向广度的衬底在所述逻辑裸片下面，且盖安置于存储器裸片的所述堆栈及所述逻辑裸片上方并且所述盖与所述衬底热接触且与所述堆栈的最上存储器裸片热接触且与所述逻辑裸片的所述相对较高功率密度区域热接触。