[发明专利]串行连接的装置中的独立的写和读控制

说明书

相关申请的交叉引用

根据美国法典第35编第119节第e条，本申请要求在2011年12月8日提交的发明人为Pyeon、申请号为61/568275的美国临时申请，以及在2012年2月21日提交的申请号为13/401087的美国专利申请的权益，并且因此通过引用将这些申请包含于此。

技术领域

本发明涉及半导体存储装置。

背景技术

诸如存储装置的装置通常是串行连接的。串行连接的装置中的每个装置的操作是由控制器来控制的。在该装置是存储装置的情况下，期望独立地访问串行连接的装置中的每个装置。

发明内容

本发明的第一广泛方面试图提供一种存储装置，包括第一控制输入端口、第二控制输入端口、第三控制输入端口、数据输入端口、数据输出端口、内部存储器和控制电路。所述控制电路响应于第一控制输入端口上的控制信号，经由数据输入端口捕获命令和地址信息。当命令是读命令时，所述控制电路还响应于第二控制输入端口上的读控制信号，将与地址信息相关联的数据从内部存储器传输到数据输出端口上。当命令是写命令时，所述控制电路响应于第三控制输入端口上的写控制信号，在与地址信息相关联的位置处将经由数据输入端口捕获的数据写入内部存储器。

第二广泛方面试图提供一种用于由能够连接到串行连接的存储装置的链的存储控制器执行的方法。所述方法包括使读数据控制信号有效，以界定以所述链中的第一目标存储装置为目的的读数据分组请求(RDPR)；以及，使写数据控制信号有效，以界定以所述链中的第二目标存储装置为目的的写数据分组(WDP)。在该第二方面，所述RDPR和所述WDP长度不同。

第三广泛方面试图提供一种用于由能够连接到串行连接的存储装置的链的存储控制器执行的方法。所述方法包括：使读数据控制信号有效，以界定以所述链中的第一目标存储装置为目的的读数据分组请求(RDPR)；以及，使写数据控制信号有效，以界定以所述链中的第二目标存储装置为目的的写数据分组(WDP)。在该第三方面，所述RDPR和所述WDP在时间上是彼此交错的。

第四广泛方面试图提供一种能够连接到链中的下一个装置的存储装置，包括：输入/输出接口、内部存储器和控制电路。所述控制电路被配置为识别经由接口接收的、并且以该存储装置为目的的命令。当所述命令是以该存储装置为目的的读命令时，所述控制电路还被配置为：通过将数据经由接口从所述内部存储器发送到下一个装置，来对经由接口接收的读控制信号作出响应；以及，经由接口将经由接口接收的写控制信号传输到下一个装置。当所述命令是以该存储装置为目的的写命令时，所述控制电路还被配置为：通过将从接口捕获的数据写到所述内部存储器来对写控制信号作出响应；以及，经由接口将经由接口接收的读控制信号传输到下一个装置。

在阅读下文中结合附图的本发明的特定实施例的描述后，本发明的其他方面和特征将对本领域技术人员变得显而易见。

附图说明

现在，将参照附图仅通过举例来描述本发明的实施例，其中：

图1A是其中将存储控制器连接到存储装置的链(chain)的存储系统的框图；

图1B更详细地示出了在存储控制器与链中的存储装置中的第一存储装置之间的互连的示例；

图2是根据本发明的特定非限制性实施例描述存储控制器的操作的流程图；

图3A-3C全体，是根据本发明的特定非限制性实施例描述存储装置的操作的流程图；

图4从存储控制器的角度示出了命令/地址分组(CAP)的时序图；

图5从存储装置的角度示出了命令/地址分组(CAP)的时序图；

图6从存储装置的角度示出了写数据分组(WDP)的时序图；

图7从存储装置的角度示出了读数据分组请求(RDPR)和读数据分组(RDP)的时序图；以及

图8是根据本发明的特定非限制性实施例的存储装置的框图；以及

图9示出了在存储控制器和链中的存储装置中的第一存储装置之间的互连的另一个示例。

具体实施方式