[发明专利]形成半导体器件的方法

说明书

技术领域

本发明涉及半导体处理，更具体地涉及用于等离子体处理含金属栅电极膜以调节含金属栅电极膜的功函数的方法。

背景技术

在半导体工业中，微电子器件的最小特征尺寸接近深亚微米范围以满足对更快、更低功率的微处理器和数字电路的需求。Si基微电子技术目前面临重大材料挑战以实现集成电路器件的进一步小型化。已经服务于该行业几十年的包含SiO₂栅极电介质和简并掺杂的多晶Si栅电极的栅极堆叠体将被具有较高电容的栅极堆叠体取代。

称为高k材料(其中“k”是指材料的介电常数)的高电容材料的特征为介电常数大于SiO₂的介电常数(k为约3.9)。此外，高k材料可以指被沉积到衬底上的电介质材料(例如，HfO₂、ZrO₂)而不是生长在衬底的表面上的电介质材料(例如，SiO₂、SiO_xN_y)。高k材料可以例如结合金属硅酸盐或金属氧化物(例如，Ta₂O₅(k为约26)、TiO₂(k为约80)、ZrO₂(k为约25)、Al₂O₃(k为约9)、HfSiO(k为约5至25)和HfO₂(k为约25))。

除栅极电介质层之外，栅电极层也表现出对于进一步缩放微电子器件的重大挑战。引入含金属栅电极以取代传统的掺杂的多晶Si栅电极可以带来一些优点。这些优点包括消除了多晶Si栅极耗尽效应、降低薄层电阻、对先进高k电介质材料的更好的可靠性和潜在更好的热稳定性。在一种实施例中，从多晶Si转换到含金属栅电极可以在栅极堆叠体的有效厚度或电厚度方面实现2埃至3埃的改进。发生这种改进很大程度上是由于完全消除了多晶Si与其他材料在界面处耗尽的问题。

功函数、电阻率和与互补金属氧化物半导体(CMOS)技术的相容性是对于新栅电极材料的关键参数。含金属栅电极的材料选择标准之一为功函数是可调的。材料的功函数是将电子从固体中移动到固体表面紧接的外部的点所需的最小能量。正沟道金属氧化物半导体(PMOS)和负沟道金属氧化物半导体(NMOS)晶体管的栅电极需要用于栅电极的不同栅极材料以实现可接受的阈值电压；后者具有接近硅价带的费米能级(E为约4eV)，前者具有接近导带的费米能级(E为约5.1eV)。

先前已经研究了将掺杂剂离子(例如，氮离子)高能注入到栅极堆叠体中的金属栅电极层中以降低功函数。然而，包括将金属层暴露于高能离子的离子注入方法可能损坏栅极堆叠体，例如，导致电介质层的充电损坏，其可以增加漏电流和电介质层的可靠性。由于暴露于高能离子的充电损坏预计随着最小特征尺寸的变小以及形成栅极堆叠体的不同材料层的变薄而增加。因此，需要用于处理栅极堆叠体的新方法，特别是需要用于调整栅极堆叠体的功函数的新方法。

发明内容

本发明的实施方案提供了一种用于制造包括具有可调功函数的含金属栅电极膜的半导体器件的方法。

根据本发明的一个实施方案，该方法包括：在处理室中在衬底上提供含金属栅电极膜；向处理室中流入由氢气(H₂)和任选的稀有气体组成的处理气体；通过微波等离子体源由处理气体形成等离子体激发物质；以及将含金属栅电极膜暴露于等离子体激发物质以形成改性含金属栅电极膜，该改性含金属栅电极膜的功函数低于含金属栅电极膜的功函数。

根据另一实施方案，该方法包括：在处理室中在衬底上提供含金属栅电极膜；通过微波等离子体源由第一处理气体形成第一等离子体激发物质；以及将含金属栅电极膜暴露于第一等离子体激发物质以形成第一改性含金属栅电极膜和未改性含金属栅电极膜。该方法还可以包括：通过微波等离子体源由第二处理气体形成第二等离子体激发物质；以及将未改性含金属栅电极膜暴露于第二等离子体激发物质以形成第二改性含金属栅电极膜。

附图说明

在附图中：

图1A至图1D示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图；

图2是根据本发明的实施方案的用于形成包含改性含金属栅电极的膜结构的方法的流程图；

图3A至图3E示意性地示出了根据本发明的实施方案的形成包含改性含金属栅电极的栅极堆叠体的方法的横截面图；

图4是根据本发明的实施方案的用于形成包含改性含金属栅电极的栅极堆叠体的方法的流程图；