[发明专利]在GaN材料中制造浮置保护环的方法及系统

说明书

相关申请

本申请要求2011年11月17日提交的美国申请第13/299254号的优先权，将其全部公开内容通过引用并入本文。

发明背景

功率电子器件广泛用在各种应用中。功率半导体器件通常用在电路中以调节电能的形式(例如从AC到DC，从一个电压电平到另一个电压电平或者以一些其他方式)。这样的器件可以在宽范围的功率水平(从移动设备中的几毫瓦至高压输电系统中的几百兆瓦)内操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和操作该改善的电子系统的方法存在需求。主要电流从顶表面垂直向下穿过衬底流动的垂直功率器件常用在需要高电压和/或电流水平的应用中。

发明内容

本发明一般性涉及电子器件。更具体地，本发明涉及利用注入工艺在第III族氮化物半导体材料中形成边缘终端结构(edge termination structure)。仅通过示例的方式，本发明已经应用于通过利用向氮化镓(GaN)基外延层中注入离子以使器件区域电隔离于边缘终端区域来制造半导体器件用保护环的方法及系统。该方法和技术可以应用于各种功率半导体器件(例如肖特基二极管、PN二极管、垂直结型场效应晶体管(JFET)、闸流管(thyristor)，双极型晶体管)和其他器件。

根据本发明的一个实施方案，提供了一种制造边缘终端结构的方法。可以与GaN基材料结合使用的该方法包括提供第一导电类型的衬底。衬底具有第一表面和第二表面。该方法还包括形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层和形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。衬底、第一GaN外延层和第二GaN外延层可以称作外延结构。该方法还包括：向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域；形成耦接到第二GaN外延层的第二区域的有源器件；以及形成耦接到第二GaN外延层的第三区域的边缘终端结构。

根据本发明的另一实施方案，提供了一种制造结构的方法。该方法包括：通过提供特征在于第一掺杂剂浓度的第一导电类型的第III族氮化物衬底来形成外延结构；形成耦接到第III族氮化物衬底的第一表面的第一导电类型的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层。第二第III族GaN外延层具有与第一第III族氮化物外延层相反的表面。该方法还包括通过向第二外延层的表面注入离子以形成外延结构的注入区域来限定外延结构的区域。注入区域将外延结构的器件区域电隔离于外延结构的边缘终端区域。该方法还包括使用外延结构的至少器件区域形成一个或更多个有源器件和使用外延结构的至少边缘终端区域形成边缘终端结构。

根据本发明的一个具体实施方案，提供了一种半导体结构。该半导体结构包括具有第一表面和与第一表面相反的第二表面的GaN衬底。GaN衬底的特征在于第一导电类型和第一掺杂剂浓度。该半导体结构还包括耦接到GaN衬底的第二表面的第一导电类型的第一GaN外延层。该半导体结构还包括耦接到第一GaN外延层的第二导电类型的第二GaN外延层。第二GaN外延层结构包括有源器件区域、边缘终端区域以及设置在有源器件区域与边缘终端区域之间的注入区域。

通过本发明的方法实现了优于常规技术的许多益处。例如，本发明的实施方案提供了在器件区域与边缘终端区域之间的高度的电隔离。与蚀刻隔离技术(例如蚀穿一个或更多个外延层的至少一部分)相比，本发明提供了完全平面、不含任何被蚀刻的侧壁(其可以是断开状态漏电流的来源)并且制造花费较少的最终结构。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行更详细地描述。

附图说明

图1A-1B为根据本发明的一个实施方案的半导体器件的一部分的简化的横截面图，该简化的横截面图示出边缘终端结构如何提高半导体器件性能；

图2至图7为示出根据本发明的一个实施方案在具有通过向外延层中注入离子而形成的边缘终端结构的氮化镓中制造肖特基二极管的简化的横截面图；

图8A至图10为示出根据本发明的另一实施方案在具有通过向外延层中注入离子而形成的边缘终端结构的GaN中制造PN型二极管的简化的横截面图；

图11为示出根据本发明的另一实施方案的具有边缘终端结构的垂直JFET的简化的横截面图；

图12至图14为示出根据本发明的实施方案的边缘终端结构的不同示例实施方案的简化的顶视图；