[发明专利]具有双线接口的模拟前端装置有效
申请号: | 201280066412.4 | 申请日: | 2012-11-09 |
公开(公告)号: | CN104054066B | 公开(公告)日: | 2017-09-01 |
发明(设计)人: | 文森特·奎奎姆普瓦 | 申请(专利权)人: | 密克罗奇普技术公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 沈锦华 |
地址: | 美国亚*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 双线 接口 模拟 前端 装置 | ||
1.一种模拟前端AFE装置,其包括:
至少一个可编程模/数转换器ADC;
串行接口,其可切换以在双向串行接口模式中和单向双线串行接口模式中操作,所述双向串行接口模式支持与数据输入线、数据输出线和时钟线耦接的至少三个外部引脚,其中所述单向双线串行接口模式仅使用时钟输入和数据输出信号线,其中所述ADC在所述单向双线串行接口模式中与供应到所述时钟输入的时钟同步地操作,
其中所述AFE装置包括具有多个多功能引脚的外壳,且一个外部引脚经配置以设定所述AFE装置的操作模式,其中在第一模式中,所述AFE装置用所述双线串行接口操作且使用引脚来编程所述AFE装置,且在第二模式中,所述AFE装置用标准双向串行数字接口操作来编程所述AFE装置,其中所述数据输入线由所述多个多功能引脚中的一者提供。
2.根据权利要求1所述的AFE装置,其中当所述串行接口被配置在所述单向双线串行接口模式中时,所述数据输出信号线处的数据输出以帧为基础。
3.根据权利要求1所述的AFE装置,其中所述ADC包括内部电压参考、内部时钟产生和内部增益放大器中的至少一个。
4.根据权利要求1所述的AFE装置,其进一步包括PLL,所述PLL用于产生快于提供于所述双线串行接口上的时钟信号的内部时钟信号。
5.根据权利要求1所述的AFE装置,其中所述可编程ADC为由所述双线串行接口提供的所述时钟信号驱动的Σ-Δ转换器。
6.根据权利要求1所述的AFE装置,其中所述AFE装置经设计以当所述时钟输入处的时钟信号在已定义逻辑电平下保持某一时间或浮动时自动重设。
7.根据权利要求1所述的AFE装置,其中所述AFE被布置于包括外部引脚的外壳内,且其中所述外部引脚中的一些经配置以通过施加到所述外部引脚中的一些的相应信号来编程所述操作模式和所述ADC。
8.根据权利要求7所述的AFE装置,其中所述信号选自电力供应器和接地或任何其它固定DC电压电平,或由浮动节点检测器选择。
9.根据权利要求7所述的AFE装置,其中多功能引脚用于编程过采样率和增益中的至少一者。
10.根据权利要求7所述的AFE装置,其中所述一个引脚是用于编程所述串行接口的所述操作模式的所述多个多功能引脚中的一者。
11.根据权利要求7所述的AFE装置,其中增益可由所述引脚中的至少一个来编程。
12.根据权利要求11所述的AFE装置,其中两个引脚被提供用于编程所述增益。
13.根据权利要求2所述的AFE装置,其中帧包括帧寄存器值和帧数据,且其中帧是在所述ADC产生数据就绪信号之后通过所述串行接口发射。
14.根据权利要求13所述的AFE装置,其中所述帧包括所述AFE装置的参数设定。
15.根据权利要求13所述的AFE装置,其中所述帧在连续数据就绪信号之间被重复n次。
16.根据权利要求15所述的AFE装置,其中所述帧的每一者并入需从另一帧辨识的帧计数。
17.根据权利要求2所述的AFE装置,其中所述帧含有校验和及/或CRC校验和,使得可验证和保证数据发射的完整性。
18.根据权利要求17所述的AFE装置,其中所述校验和及/或CRC校验和被放置在所述帧末端。
19.根据权利要求1所述的AFE装置,其中在初始化阶段中,所述AFE装置使用单线协议或UART接口以编程部件,且接着,所述部件自动返回所述双线模式中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司,未经密克罗奇普技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201280066412.4/1.html,转载请声明来源钻瓜专利网。