[发明专利]锁定芯片组的系统管理中断(SMI)使能寄存器

权利要求书

1.一种计算设备，包括：

处理器；

计算资源，用于生成系统管理中断SMI信号；以及

芯片组，包括：

第一触头，用于从所述计算资源接收所述SMI信号；

至少一个触头配置寄存器，用于将所述第一触头配置为通用输入/输出GPIO来接收输入；以及

与所述第一触头相关联的第一触头SMI使能寄存器，其中存储在所述第一触头SMI使能寄存器中的使能值与其他芯片组信息结合起来，使所述芯片组能够响应于所接收的SMI信号而将SMI请求提供给所述处理器；

其中所述芯片组进一步包括SMI使能锁定寄存器，其中所述芯片组用于将锁定值写入所述SMI使能锁定寄存器，以锁定所述第一触头SMI使能寄存器；并且

其中存储在所述第一触头SMI使能寄存器中的禁止值用于阻止所述芯片组响应于所接收的SMI信号而将SMI请求提供给所述处理器。

2.如权利要求1所述的计算设备，其中：

所述第一触头SMI使能寄存器是一次写入寄存器；并且

所述芯片组用于将所述使能值写入所述一次写入寄存器，来锁定所述第一触头SMI使能寄存器。

3.如权利要求1所述的计算设备，其中所述至少一个触头配置寄存器是用于共同地将所述第一触头配置为通用输入/输出GPIO来接收输入的多个触头配置寄存器。

4.如权利要求1所述的计算设备，其中所述芯片组包括：

多个触头，包括所述第一触头和至少第二触头；

全局SMI使能寄存器，其中所述其他芯片组信息包括存储在所述全局SMI使能寄存器中的值；以及

分别与所述多个触头相关联的多个触头SMI使能寄存器，所述多个触头SMI使能寄存器包括所述第一触头SMI使能寄存器和至少第二触头SMI使能寄存器；

其中所述芯片组用于锁定所述多个触头SMI使能寄存器中的每一个。

5.如权利要求4所述的计算设备，其中所述芯片组进一步包括：

分别与所述多个触头相关联的多个触头中断路由寄存器，其中所述其他芯片组信息包括存储在与所述第一触头相关联的所述触头中断路由寄存器中的值；

其中，对于所述触头中断路由寄存器中的每一个，与存储在所述触头中断路由寄存器中的SMI值不同的值用于阻止所述芯片组响应于在所述触头接收的SMI信号而将SMI请求提供给所述处理器；并且

其中所述芯片组用于锁定所述触头中断路由寄存器中的每一个。

6.如权利要求1所述的计算设备，其中所述计算资源是输入/输出I/O控制器，所述I/O控制器包括：

多个配置寄存器；

访问管理器，用于：

接收访问信息；以及

如果所接收的访问信息等同于存储在所述I/O控制器上的安全信息，则准予访问所述配置寄存器；

其中所述I/O控制器用于响应于接收所述访问信息而将所述SMI信号提供给所述芯片组。

7.如权利要求6所述的计算设备，其中所述访问管理器包括：

访问寄存器，用于接收所述访问信息，其中所述I/O控制器用于响应于在所述访问寄存器接收所述访问信息而将所述SMI信号提供给所述芯片组；

只写安全寄存器，用于存储所述安全信息；以及

比较器，用于比较在所述访问寄存器所接收的所述访问信息与存储在所述只写安全寄存器中的所述安全信息。

8.一种用于控制计算设备的方法，包括：

设定至少一个触头配置寄存器，以将所述计算设备的芯片组的触头配置为通用输入/输出GPIO来从所述计算设备的计算资源接收SMI信号；

将所述芯片组的触头系统管理中断SMI使能寄存器设定为使能值，其中存储在所述触头SMI使能寄存器中的所述使能值用于与其他芯片组信息结合起来，使所述芯片组能够响应于经所述触头接收所述SMI信号而将SMI请求提供给所述计算设备的处理器；以及

锁定被设定为所述使能值的所述触头SMI使能寄存器，使得所述计算设备的BIOS模块控制被存储在所述触头SMI使能寄存器中的所述使能值的改变；

其中存储在所述触头SMI使能寄存器中的禁止值用于阻止所述芯片组响应于经所述触头所接收的所述SMI信号而将SMI请求提供给所述处理器。