[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于，具备：

活性区域(2)，形成于第1导电类型的半导体层(1)的上层部；和

多个电场缓和层(3，32，30，31)，以从所述活性区域的端缘部朝向外侧并包围所述活性区域(2)的方式配设，

在所述多个电场缓和层(3，32，30，31)中，第1电场缓和层和第2电场缓和层交替地邻接而分别配设多个，由邻接的所述第1电场缓和层和所述第2电场缓和层形成一组，

所述第1电场缓和层以第1面密度被注入第2导电类型的杂质，其宽度随着从所述活性区域(2)远离而变窄，

所述第2电场缓和层以比所述第1面密度低的第2面密度被注入第2导电类型的杂质，其宽度随着从所述活性区域(2)远离而变宽，

所述多个电场缓和层从所述活性区域(2)侧按照所述第1电场缓和层、所述第2电场缓和层的顺序配设。

2.根据权利要求1所述的半导体装置，其特征在于，

在所述多个电场缓和层(3，32，30，31)中，所述第1电场缓和层的宽度变窄的变化量和所述第2电场缓和层的宽度变宽的变化量一致。

3.根据权利要求1所述的半导体装置，其特征在于，

所述活性区域(2)是第2导电类型的第1主电极层，

所述半导体装置还具备在所述半导体层的与设置了所述活性区域(2)的一侧相反一侧的主面内形成的第1导电类型的第2主电极层(20)，

由所述第1主电极层、所述半导体层及所述第2主电极层构成PN结二极管。

4.根据权利要求1所述的半导体装置，其特征在于，

所述活性区域(2)是第2导电类型的第1主电极层，

所述半导体装置还具备：

第2导电类型的第2主电极层(27)，在所述半导体层的设置了所述活性区域(2)的一侧的主面内与所述活性区域(2)隔离地形成；

第1导电类型的阱层(26)，形成为包含所述第2主电极层(27)；

栅极绝缘膜(23)，从所述第2主电极层(27)的所述第1主电极层侧的端缘部之上起直到所述第1主电极层侧的所述阱层之上形成；以及

栅极电极(25)，在所述栅极绝缘膜上形成，

所述多个电场缓和层被配设在所述第1主电极层和阱层(26)之间，

由所述第1主电极层、所述第2主电极层(27)、所述阱层(26)及所述栅极电极(25)构成经由所述多个电场缓和层(30)在所述第1主电极层和所述第2主电极层(27)之间流过主电流的横向型MOS晶体管。

5.根据权利要求1所述的半导体装置，其特征在于，还具备：

以包围所述多个电场缓和层的方式设置的多个追加电场缓和层(32)，

在所述多个追加电场缓和层(32)中，未注入第2导电类型的杂质的非注入区域、和与所述第2电场缓和层相同的导电类型且具有相同的面密度的第3电场缓和层交替地邻接而分别配设多个，由邻接的所述非注入区域和所述第3电场缓和层形成一组，

所述第3电场缓和层的宽度随着从所述活性区域(2)远离而变窄，

所述非注入区域的宽度随着从所述活性区域(2)远离而变宽，

所述多个追加电场缓和层(32)从所述活性区域(2)侧按照所述非注入区域、所述第3电场缓和层的顺序配设。

6.根据权利要求5所述的半导体装置，其特征在于，

在所述多个追加电场缓和层(31)中，所述第3电场缓和层的宽度变窄的变化量和所述非注入区域的宽度变宽的变化量一致。

7.根据权利要求1或权利要求5所述的半导体装置，其特征在于，

所述活性区域(2)是与肖特基电极形成肖特基结的肖特基区域，

由所述肖特基电极和所述肖特基区域构成肖特基势垒二极管。

8.根据权利要求7所述的半导体装置，其特征在于，

所述多个电场缓和层(31)中的离所述活性区域(2)最近的所述第1电场缓和层形成为延伸到所述肖特基电极的端部的下部为止。

9.根据权利要求1或权利要求5所述的半导体装置，其特征在于，

所述活性区域(2)是第2导电类型的杂质层，

所述杂质层是与所述第1电场缓和层相同的导电类型且具有相同的面密度。