[发明专利]具有通过金属部件热化的共振腔的超导量子电路

说明书

联邦研究声明

本发明是在由美国陆军授予的合同号W911NF-10-1-0324的政府支持下进行的。政府对本发明具有一定权利。

技术领域

本发明涉及人工(例如，人造)量子力学系统，并且更具体地，涉及适合于在低温(cryogenic)温度下操作的超导量子电路和器件。

背景技术

包括约瑟夫森结(Josephson junction)的超导量子电路目前正在被追捧作为量子计算机的信息存储构件块(也就是，量子比特或者量子位)。朝向此目标的基本挑战是发展量子相干持续足够长以能够在误差率低于量子纠错所需的边界的情况下进行控制和测量的器件。

典型的超导量子位是用沉积在硅或者蓝宝石的绝缘衬底上的铝薄膜制造。常见的已知设计，在文献中已知为“电路QED”，涉及将量子位电路电容或者电感耦合到辅助高品质因子(Q)微波频率共振器。此共振器可以扮演多种角色：它可以过滤量子位模式看到的电磁环境；它可以由在其共振频率处或接近其共振频率的信号供能以便产生量子位的状态的测量；或者，在多量子位器件中，它可以促进一个量子位到另一个量子位的耦合。

与量子位相似，可从薄膜形成共振器，并且可以具有集总元件或者传输线段几何形状。电路QED系统也可基于三维(3D)腔、在其中放置有在其上构图有量子位的整个芯片的共振结构。2D比对3D电路系统的主要区别特征为，通过用与量子位本身相同或者相似工艺构图的主体上平面的结构(尽管共振器模式的物理场，如同量子位模式，可具有三维的结构)，形成模式边界。在3D电路QED系统中，该边界具有大体上可比较的长度尺度的全部三个空间维度中的特征和长度尺度。虽然2D电路QED系统包括被构图在芯片上的共振器，该芯片与器件的其它元件一起被包封在导电或者超导外壳中，而3D电路QED系统采用外壳自身的本征模式作为共振器。3D电路QED系统因而通过在衬底上构图的实施共振模式的平面电路的缺乏而被区别开。

在已知的3D电路QED器件中，共振器为超导的。超导共振器能够达到比正常金属共振器高得多的品质因子。超导共振器还可以作为用于量子位的磁屏蔽。然而，当超导器件经历在低温温度下的到超导状态的跃迁时，腔壁的热导率受到几个数量级的抑制。进一步冷却芯片和量子位变得困难，导致量子位到所希望的操作温度的不充足的热化(thermalization)。

不考虑几何形状或设计，为了操作作为信息存储量子比特的系统，必须能够产生和维持编码为逻辑“0”和逻辑“1”的量子电路本征态的任意叠加。对此的一个要求为，可得到的热能必须比状态之间的能量分离少得多，kT<<hf，其中，h为普朗克常数，f为编码0和1的电路本征态之间的跃迁频率，T为量子位环境的温度，并且k为玻耳兹曼常数。为了进入铝基器件的超导状态，此温度需要约处于或低于1.2K。然而，此温度对于操作为可靠的量子电路而言是不足的，因为典型的量子位跃迁频率在4到10GHz范围，大体对应为0.2K到0.5K。

为此，超导量子位器件的操作作和测量通常在约20mK或以下进行。用以达到此温度的典型系统为稀释制冷机，尽管诸如绝热去磁制冷机的其它系统也是常见的。不考虑系统的特殊性，制冷机在其最低温度阶段提供处于希望的操作温度的热储器(thermal reservoir)。量子位器件被机械和热锚定到此热储器。因为已知3D电路QED器件是基于铝腔，归因于体(bulk)超导体的热阻抗，量子位芯片本身可不与该储器良好热接触。即使在制冷系统的最低温度阶段下将器件机械地连接到储器时，这也可以发生，因为在所希望的操作温度下腔的超导壁在量子位芯片(在这些壁的内部)和热储器之间设置热阻抗。因此在已知器件中获得量子位到所希望的操作温度的适宜热化是很困难的。

发明内容

示例性实施例包括一种量子电子电路器件，所述器件包括具有内部共振腔的壳、被设置在所述内部共振腔的体积之内的量子位和非超导金属材料，所述非超导金属材料被机械和热耦合到在所述内部共振腔之内的所述量子位并且连续地延伸到所述壳的外部。

另外的实施例包括一种量子电阻电路系统，所述系统包括具有内部共振腔的壳、被设置在所述内部共振腔之内的量子位、由稀释制冷机或者其它制冷系统提供并热耦合到所述腔壳的低于约20mK的低温热储(thermal reservoir)，以及非超导金属材料，所述非超导金属材料被机械和热耦合到在所述内部共振腔之内的所述量子位和芯片并且连续地延伸到所述壳的外部。