[发明专利]无竞争的存储器配置

权利要求书

1.一种存储器布置，其包括：

多个存储块；

第一组存取端口及第二组存取端口；

路由电路，其将所述第一组存取端口和所述第二组存取端口中的每一对耦合到所述多个存储块中的相应者，所述第一组存取端口和所述第二组存取端口中的每一对包含来自所述第一组存取端口的第一存取端口及来自所述第二组存取端口的第二存取端口；且

其中：

第一存取端口各自具有对所述多个存储块中的所述相应者的第一部分的写入存取权，具有对所述多个存储块中的所述相应者的第二部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权；以及

第二存取端口各自具有对所述多个存储块中的所述相应者的所述第二部分的写入存取权，具有对所述多个存储块中的所述相应者的所述第一部分的读取存取权，但不具有对所述多个存储块中的所述相应者的所述第二部分的读取存取权，及不具有对所述多个存储块中的所述相应者的所述第一部分的写入存取权。

2.根据权利要求1所述的存储器布置，其中：

所述多个存储块中的每一者的第一部分各自专门用于缓冲流出数据；以及

所述多个存储块中的每一者的第二部分各自专门用于缓冲流入数据。

3.根据权利要求1或2所述的存储器布置，其中所述多个存储块在多个堆叠的半导体裸片上实施。

4.根据权利要求3所述的存储器布置，其中所述多个存储块中的每一个在所述多个堆叠的半导体裸片中的相应者上实施。

5.根据权利要求3或4所述的存储器布置，其进一步包括∶

插入件，其中所述多个堆叠的半导体裸片被电耦合到所述插入件的正面上的触点。

6.根据权利要求1到5中任一权利要求所述的存储器布置，其中所述多个存储块中的每一个包含两个存储片。

7.根据权利要求1到6中任一权利要求所述的存储器布置，其中所述路由电路包含可编程延迟电路，其经配置以调整在所述多个存储块与所述第一组存取端口和所述第二组存取端口之间的一或多个路径上的时序。

8.根据权利要求7所述的存储器布置，其中对于所述一或多个路径中展现最少时延的路径，不予以调整时序。

9.根据权利要求7所述的存储器布置，其中所述可编程延迟电路包含多个多路复用(MUX)可选择路径，所述多路复用可选择路径中的每一个包含不同数目的触发器。

10.根据权利要求1到9中任一权利要求所述的存储器布置，其中对于所述多个存储块中的每一个，所述存储块的所述第一部分和所述第二部分各自包含整数数目的存储体。

11.根据权利要求1到9中任一权利要求所述的存储器布置，其中所述路由电路包含耦合到所述多个存储块及所述第一组存取端口和所述第二组存取端口的纵横接线器，所述纵横接线器按比所述存储块的顺序存取可进行的速率还大的速率来定时,以减少队头(head-of-line)阻塞。

12.根据权利要求1到11中任一权利要求所述的存储器布置，其中所述多个存储块以及所述路由电路可经配置以：

对于每个存储块，响应于配置比特流来调整包含在相应的所述第一部分中的所述存储块的量以及包含在相应的所述第二部分中的所述存储块的量。

13.根据权利要求12所述的存储器布置，其中所述多个存储块中的每一个包含：

多个存储体，每个存储体具有一或多个存取端口；以及

对于每个存储体，相应的选择电路经配置以将读取请求从由所述配置比特流指定的所述第一组存取端口和所述第二组存取端口中的对应对的一个存取端口转发到所述存储体的所述一或多个存取端口，并且经配置以将写入请求从所述第一组存取端口和所述第二组存取端口中的所述对应对的另一个存取端口转发到所述存储体的所述一或多个存取端口。