[发明专利]具有多个插入件的堆叠裸片组件

说明书

技术领域

本发明涉及集成电路装置(IC)。更确切地说，本发明涉及用于包含多个插入件的IC的堆叠裸片组件。

背景技术

集成电路已随时间推移变得更加“致密”，即，更多的逻辑特征已经在IC中得以实施。最近，堆叠硅互连技术(“SSIT”)允许将一个以上半导体裸片放置在单个封装中。SSIT IC可用于解决对通信带宽的增大的需求。然而，即使使用SSIT的IC具有一个以上的裸片，由于销约束此类IC仍然具有相当大的带宽限制。

因此，期望提供具有较少带宽限制的SSIT IC。

发明内容

用于IC的堆叠裸片组件包含：第一插入件、第二插入件、第一集成电路裸片、第二集成电路裸片和多个部件。第一集成电路裸片互连到第一插入件和第二插入件，并且第二集成电路裸片互连到第二插入件。多个部件将第一集成电路裸片互连到第一插入件和第二插入件。信号在第一插入件与第二插入件之间经由第一集成电路裸片和多个部件导引。

在一些示例性组件中，将第一集成电路裸片互连到第一插入件和第二插入件的多个部件位于第一插入件和第二插入件的互连受限区域外部，并且信号是在第一插入件与第二插入件之间经由第一集成电路裸片和多个部件导引的，避开了第一插入件和第二插入件的互连受限区域。

所述组件也可以包含耦合到第一插入件的第三集成电路裸片，其中第一集成电路裸片提供第二集成电路裸片与第三集成电路裸片之间的通信桥。

第二插入件可以包含多个导电线路。所述多个部件可以包含多个裸片到裸片互连。所述多个裸片到裸片互连的第一部分可以将第一集成电路裸片互连到第一插入件。所述多个裸片到裸片互连的第二部分可以将第一集成电路裸片互连到第二插入件。所述多个裸片到裸片互连的第一部分和第二部分可以设置在互连受限区域的相对侧上。所述多个裸片到裸片互连的第三部分可以将第二集成电路裸片互连到第二插入件。第二插入件的多个导电线路的一部分可以耦合到多个裸片到裸片互连的第二部分和多个裸片到裸片互连的第三部分以便将第一集成电路裸片互连到第二集成电路裸片。多个裸片到裸片互连的第二部分可以位于互连受限区域外部，并且多个导电线路的部分可以位于与互连受限区域相关联的第二插入件的偏移区域外部。

第一插入件的第一边缘和第二插入件的第二边缘可以大体上并排放置以彼此邻接。第一插入件可以包含第一偏移区域，所述第一偏移区域与互连受限区域相关联且具有第一边界，所述第一边界与第一边缘相连。第二插入件可以包含第二偏移区域，所述第二偏移区域与所述互连受限区域相关联且具有第二边界，所述第二边界与第二边缘相连。

互连受限区域可以不包含用于提供精细节距互连的金属层和通孔层。

第一插入件可以使用第一掩模组形成，而第二插入件可以使用第二掩模组形成。第一掩模组可以大体上不同于第二掩模组，以至少部分响应于第二集成电路裸片与第一集成电路裸片相比为用于不同类型的集成电路。

第一插入件的第一高度可以大体上与第二插入件的第二高度相同。第一插入件的第一宽度和第二插入件的第二宽度可以都小于或等于相同的平版印刷最大宽度。

第二集成电路裸片可以包含存储器裸片的竖直堆叠和用于存储器裸片的竖直堆叠的介面逻辑。

还描述了一种用于形成组件的方法。所述方法包含：使用多个部件将第一集成电路裸片互连到第一插入件和第二插入件；使用多个部件将第二集成电路裸片互连到第二插入件；以及经由第一集成电路裸片和多个部件在第一插入件与第二插入件之间导引信号。

一些示例性方法还包含保留第一插入件和第二插入件中的每一个的一部分以提供互连受限区域。将第一集成电路裸片互连到第一插入件和第二插入件的多个部件可以位于第一插入件和第二插入件的互连受限区域外部。在第一插入件与第二插入件之间导引信号可以包含避开第一插入件和第二插入件的互连受限区域。

所述方法可以进一步包含将第三集成电路裸片互连到第一插入件，其中第一集成电路裸片提供第二集成电路裸片与第三集成电路裸片之间的通信桥。

所述方法可以进一步包含使用第一掩模组形成第一插入件以及使用第二掩模组形成第二插入件。第一掩模组可以大体上不同于第二掩模组，以至少部分响应于第二集成电路裸片与第一集成电路裸片相比为用于不同类型的集成电路。

第一插入件的第一高度可以大体上与第二插入件的第二高度相同。第一插入件的第一宽度和第二插入件的第二宽度可以都小于或等于相同的平版印刷最大宽度。