[发明专利]用于个体核性能状态的方法和装置

说明书

发明领域

本公开内容涉及集成电路以及在其上执行的代码中的能效和节能，且尤其但不排他地涉及用于处理器中的个体核性能状态的方法和装置。

背景描述

半导体处理和逻辑设计方面的进步已经允许集成电路器件上可存在的逻辑量的增加。结果，计算机系统配置已经从系统中的单个或多个集成电路发展成各集成电路上的多硬件线程、多核、多设备和/或完整的系统。此外，由于集成电路的密度增长了，(从嵌入式系统到服务器的)计算系统的功率需求也逐步上升了。

例如，在多核心套件中，所有核心可以在共同的电压和频率点下工作，该频率点是由它的活动线程所请求的最大频率。在各核心都不同等地负载或使用时，多核心套件中的所有核心的公共性能状态引起耗费比必要更多的功率，这进而增加了冷却成本并降低了电池寿命。

此外，软件低效及其对硬件的要求也已经引起计算设备能量消耗的增加。事实上，一些研究表明，计算设备消耗了国家(例如美国)的整个电力供应中的显著百分比。结果，存在对与集成电路相关联的能量效率和节能相关联的至关重要的需要。当服务器、台式计算机、笔记本、上网本、超极本、平板电脑、移动电话、处理器、嵌入式系统等变得甚至更为盛行(从包括在典型计算机、汽车和电视机中到包括在生物技术中)，这些需要将增加。

附图简述

从本主题的以下详细描述明显看出本发明的特征和优点，其中：

图1阐释根据本发明的一种实施例的处理器中每一核心的性能状态；

图2阐释根据本发明的一种实施例的中央功率控制单元；

图3阐释根据本发明的一种实施例的处理器的状态转变；

图4阐释根据本发明的一种实施例的寄存器的字段；以及

图5阐释根据本发明的一种实施例实现在此公开的方法的系统。

详细描述

作为示例而非限制在附图中示出在此描述的本发明的各实施例。为说明的简单和清楚起见，在附图中示出的元素不一定按比例绘制。例如，为清楚起见，某些元素的尺寸可能相对于其它元素而放大。进一步，在认为适当时，在附图中重复附图标记以指出相应或相似要素。在本说明书中对本发明的“一个实施例”或“一种实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因而，在本说明书各处出现的短语“在一个实施例中”并不一定均指代同一实施例。

出于阐释的清晰起见，本说明书中对线程的引用意味着硬件线程或逻辑处理器或逻辑核心。出于阐释的清晰起见，与具体的性能状态(P状态)相关联的数字的递减顺序表示性能状态的递增顺序。在本说明书中，出于阐释的清晰起见，较高的性能状态暗示在较高的电压/频率下工作的核心，且因而可以提供较高的性能。在ACPI文献中，这将转换到具有较低数字的P状态。传统上，最高的性能状态被指出为P0，且P1是较低的性能状态。历史上，P1对应于低于P0的1个频率点，P2是低于P0的两个频率点，等等。仅在我们提及ACPI P状态记号法时，我们才具有这些与直观不一致的表示。

本发明的各实施例提供用于处理器中的个体核性能状态的方法和装置。出于阐释的清晰起见，个体核性能状态(PCPS)是指个体核心在不同的电压和频率点下的并行工作，即，每一核心的工作点可以独立于其他核心而配置(在总体系统功率约束和热约束内)。在本发明的一种实施例中，由于启用被集成在处理器中的全集成电压调节器(FIVR)的技术，PCPS是可行的。FIVR允许独立配置每一核心，且配置包括但不限于电压设置、频率设置、时钟设置和影响每一核心的功耗的其他参数。

在本发明的一种实施例中，处理器具有多个处理核心以及与所述多个处理核心中的每一个耦合的功率控制模块。功率控制模块促进每一处理核心在独立于其他处理核心的性能状态的性能状态下工作，其中不违反封装或系统的总体热约束和电约束。

图1 100阐释根据本发明的一种实施例的处理器105中的每一核心的性能状态。图1 100阐释核心的四种状态1 150、2 152、3 154和4 156。该性能状态阐释每一核心的配置，该配置包括但不限于电压、频率和影响核心的性能或功耗的其他参数。在本发明的一种实施例中，核心的性能状态1 150、2 152、3 154和4 156阐释核心的四种不同的配置。