[发明专利]智能存储器缓冲器

说明书

政府利益声明

本文公开的发明在由能源部授予的、合同号DE-SC0005026下的政府支持的情况下做出。政府具有本发明中的某些权利。

背景技术

一些计算系统使用随机存取存储器（RAM）设备作为中间存储装置，以便相对快速地访问同样存储在长期机电或光电大容量存储设备（例如，磁存储器、光学存储器等）中的数据。这样，通过把数据从长期大容量存储设备拷贝到中间RAM设备，并且从RAM设备访问数据，计算系统可以执行更快速的数据访问。

长期固态存储器设备包括非易失性随机存取存储器（NVRAM），诸如相变ram（PCRAM）、忆阻器和自旋转移矩随机存取存储器（STT-RAM）。NVRAM设备优于传统动态随机存取存储器（DRAM）的优点在于NVRAM设备能够在给定集成电路（IC）管芯空间上提供比传统DRAM更高的密度。然而，一些NVRAM设备缺乏在DRAM设备上可用的快速访问速度。

附图说明

图1A是具有根据本公开的教导实施的智能存储器缓冲器的示例存储器系统，并且图1B是智能存储器缓冲器的详细框图。

图2是根据本公开的教导的使用彼此通信并且与处理器通信的随机存取存储器（RAM）模块中的智能存储器缓冲器的示例存储器系统。

图3示出可以用于实施独立盘冗余阵列（RAID）存储器系统的互连的存储器节点和处理器的示例系统。

图4是用于与图3的存储器节点一起使用以实施示例RAID存储器系统的示例RAID数据存储组织。

图5是互连的存储器节点和处理器的存储器系统中的现有技术写过程。

图6是根据本公开教导的互连的存储器节点和处理器的存储器系统中的示例写过程。

图7是使用图1A和1B的智能存储器缓冲器来从易失性RAM向非易失性RAM（NVRAM）直写（write-through）数据的示例转发写过程。

图8是在具有图1A和1B的智能存储器缓冲器的两个或更多存储器模块之间执行直接存储器到存储器转移的示例过程。

图9是使用图1A和1B的智能存储器缓冲器所实施的示例动态RAM（DRAM）缓存。

图10是读取跨RAID组织中若干存储器节点而分布的数据的现有技术方式。

图11是根据本公开的教导用于读/写跨图3的RAID组织中若干存储器节点而分布的数据的示例聚集/分散过程。

具体实施方式

本文中公开的示例方法、装置和制品可以被用于使用智能存储器缓冲器来实施存储器系统。所公开的示例可以被用于在具有集成电路（IC）或固态存储器的存储器模块中实施智能存储器缓冲器。这样的存储器可以是易失性存储器（诸如动态随机存取存储器（DRAM）设备或静态随机存取存储器设备）和/或非易失性存储器（诸如闪速设备、忆阻器设备等）。所公开的示例智能存储器缓冲器包括存储器控制器和智能功能性，以使存储器模块能够以自主的方式执行过程而无需在先存储器系统所需要的外部处理器或设备（例如存储器控制器）相对较高水平的干预。这样，所公开的示例智能存储器缓冲器使得能够通过与在先存储器系统中相比需要较少的与处理器和/或存储器控制器的外部通信来更有效率地执行存储器操作。

所公开的示例智能存储器缓冲器具有外部通信接口，所述外部通信接口被标准化以与其它存储器模块、处理器（例如硬件处理器）和/或存储器控制器（例如硬件存储器控制器）进行通信，并且从用于智能存储器缓冲器与共同位于相同板或芯片上的对应存储器IC之间的内部通信（例如存储器模块内通信）的更复杂存储器技术特定的接口中抽象那些外部通信。这样，由本文公开的智能存储器缓冲器所提供的外部接口降低了使存储器模块与彼此和/或与在存储器模块中读和/或写数据的外部设备（例如处理器和/或存储器控制器）对接的复杂性。

在使用IC或固态存储器的在先系统中，自固态存储器外部的处理器和/或控制器在多个操作中被涉及，以使得固态存储器执行复杂过程。例如，当在基于奇偶校验的存储器系统中存储数据时，在先系统的处理器或控制器向固态存储器发出多个命令以便例如读旧数据、写新数据、读旧的奇偶校验信息、确定新的奇偶校验信息和/或写新的奇偶校验信息。本文公开的示例智能缓冲器被配置为：当请求在一个或多个固态存储器模块中读、写和/或修改数据时，减小自外部处理器和/或存储器控制器所需的总线通信的量。