[发明专利]组合掩模

说明书

本发明提供一种使用组合蚀刻掩模的组合掩模的方法，所述组合蚀刻掩模包括材料层堆叠的顶层和在所述顶层上的次级掩模，以蚀刻所述堆叠的其他材料层。所述方法包括图案化在材料层堆叠的顶上的第一层，和在图案化第一层的顶上提供次级掩模。所述方法进一步包括使用组合掩模蚀刻来蚀刻包括在第一层之下的第二层的堆叠的其他材料层，和随后使用次级掩模作为蚀刻掩模来蚀刻第一层以及除第二层外的堆叠的其他材料层。

相关申请的交叉引用

无

关于联邦赞助的研究或开发的声明

无

背景

诸如但不限于多层有源矩阵底板电路的多层集成电路在各式各样的电子装置的生产和经济可行性中日益重要。例如，包括但不限于液晶显示器(liquid crystaldisplay；LCD)、电泳显示器(electrophoretic display；EPD)和有机发光二极管(organiclight emitting diode；OLED)显示器的许多平板显示器通常使用某种形式的有源矩阵底板。有源矩阵底板可在一些实施中(例如，对于OLED显示器)提供薄膜晶体管以存储显示状态以及源电流。在一些实例中，多层有源矩阵底板可促进平板显示器中的紧密的像素间距。特别地，例如与在不使用多层电路系统的设计中将可能的定位相比，使用有源矩阵底板的电路系统中的多个层可使元件能够接近于彼此定位。同样地，可在使用多层集成电路的其他应用中提供多个电路层的类似优点。

附图简述

可结合附图参考以下详细说明来更加容易地理解根据本文所述的原理的实例的各种特征，在所述附图中相同元件符号指定相同结构元件，且其中：

图1示出根据符合本文所述的原理的实例的组合掩模的方法的流程图。

图2A示出根据符合本文所述的原理的实例的材料层堆叠的剖视图。

图2B示出图2A中所示的根据符合本文所述的原理的实例的材料层堆叠的透视图。

图2C示出图2A的根据本文所述的原理的实例的在提供次级掩模之后的材料层堆叠的剖视图。

图2D示出图2C的根据本文所述的原理的实例的在蚀刻堆叠的其他材料层之后的材料层堆叠的剖视图。

图2E示出图2D的根据本文所述的原理的实例的在蚀刻第一层以及除第二层外的其他材料层之后的材料层堆叠的剖视图。

图2F示出图2E的根据本文所述的原理的实例的在蚀刻第一中间材料层的暴露部分之后的材料层堆叠的剖视图。

图3A示出根据本文所述的原理的实例的在蚀刻材料层堆叠的第二层之前的材料层堆叠的剖视图。

图3B示出图3A的根据本文所述的原理的实例的在蚀刻第二层以下切上覆材料层之后的材料层堆叠的剖视图。

图3C示出图3B的根据本文所述的原理的实例的在蚀刻第二层以通过下切产生间隙之后的材料层堆叠的剖视图。

图4示出根据符合本文所述的原理的实例的制造多层有源矩阵底板(activematrix backplane；AMB)的方法的流程图。

图5A示出根据符合本文所述的原理的实例的多层电路组件的一部分的透视图。

图5B示出图5A中所示的根据符合本文所述的原理的实例的穿过多层电路组件的横截面。

某些实例具有除在上文参考的图中所示特征之外且代替所述特征的一个的其他特征。这些和其他特征是参看上文参考的图详述在下文中。

详细描述