[发明专利]存储器控制装置

权利要求书

1.一种存储器控制装置，其通过流水线方式对要求从存储器读出有效载荷数据的读取请求进行处理，在该存储器中，具有分别对呈规定的数据宽度的数据进行存储的多个地址，针对呈所述数据宽度的有效载荷数据设定错误订正数据，存在对应关系的错误订正数据和呈所述数据宽度的有效载荷数据横跨相邻的2个地址而存储，以地址为单位进行数据的读出，

该存储器控制装置的特征在于，具有：

缓存区域，其缓存从所述存储器读出的数据；

读取请求输入部，其用于将读取请求输入，该读取请求要求读出整数倍于所述数据宽度的量的有效载荷数据；

缓存判定部，其判定存储有要求有效载荷数据和对应错误订正数据的大于或等于2个地址即读出候补地址中的某地址处的数据是否已经缓存或者预定要缓存至所述缓存区域，其中，该要求有效载荷数据是由所述读取请求输入部输入的读取请求所要求的有效载荷数据，该对应错误订正数据是用于对所述要求有效载荷数据进行错误订正的错误订正数据；以及

命令输出部，其在由所述缓存判定部判定为大于或等于2个读出候补地址中的某地址处的数据已经缓存或者预定要缓存至所述缓存区域的情况下，将指示从除了缓存地址以外的地址读出数据的部分读取命令，在从能够向所述存储器输出所述部分读取命令的定时开始经过规定的延迟时间之后，输出至所述存储器，其中，该缓存地址是大于或等于2个读出候补地址中数据已经缓存或者预定要缓存至所述缓存区域的地址。

2.根据权利要求1所述的存储器控制装置，其特征在于，

在由所述缓存判定部判定为大于或等于2个读出候补地址中的最前面的地址处的数据和紧随在所述最前面的地址之后的大于或等于0个地址处的数据已经缓存或者预定要缓存至所述缓存区域的情况下，

所述命令输出部将指示对除了包含所述最前面的地址的缓存地址以外的地址处的数据进行读出的部分读取命令输出至所述存储器。

3.根据权利要求2所述的存储器控制装置，其特征在于，

所述存储器控制装置还具有：

FIFO(First In First Out)缓冲器，其对命令进行累积；以及

数据获取部，其从所述FIFO缓冲器输入命令，根据输入的命令，获取所述要求有效载荷数据和所述对应错误订正数据，

所述命令输出部将所述部分读取命令输出至所述存储器，并且，将缓存数据输入命令和存储器数据输入命令存储至所述FIFO缓冲器，其中，该缓存数据输入命令指示所述数据获取部从所述缓存区域输入所述缓存地址处的数据，该存储器数据输入命令指示所述数据获取部从所述存储器输入除了所述缓存地址以外的地址处的数据，

所述数据获取部，

从所述FIFO缓冲器输入所述缓存数据输入命令和所述存储器数据输入命令，根据所述缓存数据输入命令，从所述缓存区域输入所述缓存地址处的数据，根据所述存储器数据输入命令，从所述存储器输入对应于所述部分读取命令而读出的除了所述缓存地址以外的地址处的数据，

根据从所述缓存区域输入的所述缓存地址处的数据、和从所述存储器输入的除了所述缓存地址以外的地址处的数据，获取所述要求有效载荷数据和所述对应错误订正数据。

4.根据权利要求3所述的存储器控制装置，其特征在于，

所述命令输出部通过在经过所述延迟时间之后将部分读取命令输出至所述存储器，从而使所述数据获取部中的从所述缓存区域实现的所述缓存地址处的数据的输入、和从所述存储器实现的除了所述缓存地址以外的地址处的数据的输入之间不发生冲突。

5.根据权利要求1至4中任一项所述的存储器控制装置，其特征在于，

在由所述缓存判定部判定为大于或等于2个读出候补地址中的所有地址处的数据既没有缓存至所述缓存区域、也没有预定要缓存至所述缓存区域的情况下，

所述命令输出部不等待所述延迟时间的经过就将全区域读取命令输出至所述存储器，其中，该全区域读取命令指示从大于或等于2个读出候补地址的全部区域读出数据。